显示装置及其驱动方法和栅极驱动电路与流程

显示装置及其驱动方法和栅极驱动电路
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年7月3日提交的韩国专利申请no.10-2019-0080079以及2020年6月15日提交的韩国专利申请no.10-2020-0072325的优先权，为了所有目的通过引用将上述韩国专利申请并入本文，如同在此完全阐述一样。
技术领域
[0003]
本发明的实施方式涉及一种显示装置及其驱动方法和栅极驱动电路。


背景技术：

[0004]
信息社会的发展带来对显示图像的各种显示装置的需求增加。近来，已使用各种显示装置，比如液晶显示器、等离子体显示器和有机发光显示器。
[0005]
这种显示装置可对设置在布置于显示面板中的多个子像素的每一个中的电容器充电，并且可利用电容器驱动显示。然而，在现有显示装置的情况下，由于各个子像素中的充电不足，图像质量可劣化。除了这个问题以外，现有显示装置还可表现出无法区分图像且图像被拖曳的现象，或者由于发光时段的变化，在行位置之间可具有亮度差，由此劣化图像质量。


技术实现要素：

[0006]
本发明的实施方式可提供一种显示装置及其驱动方法和栅极驱动电路，通过子像素的交叠驱动提高充电率，从而能够提高图像质量。
[0007]
此外，本发明的实施方式可提供一种显示装置及其驱动方法和栅极驱动电路，通过在显示的实际图像之间间歇地插入与实际图像不同的伪图像(例如，黑图像、低灰度级图像等)的伪数据插入驱动，防止无法区分图像且图像被拖曳的现象或子像素行之间亮度差的现象，由此能够提高图像质量。
[0008]
此外，本发明的实施方式可提供一种显示装置及其驱动方法和栅极驱动电路，通过即使在交叠驱动期间执行伪数据插入驱动、交叠驱动的特性也不会因伪数据插入驱动而变化的高级交叠驱动，能够获得交叠驱动和伪数据插入驱动二者的优点。
[0009]
此外，本发明的实施方式可提供一种显示装置及其驱动方法和栅极驱动电路，即使在交叠驱动期间执行伪数据插入驱动，也能够在紧接在伪数据插入驱动之前防止发生图像异常(例如，具体行亮度现象)。
[0010]
此外，本发明的实施方式可提供一种显示装置及其驱动方法和栅极驱动电路，除了高级交叠驱动之外，还能够通过增加感测晶体管的沟道宽度与沟道长度的比率来补偿充电时间的减少。
[0011]
本发明的实施方式可提供一种栅极驱动电路，包括：扫描时钟信号产生器，用于接收第一基准扫描时钟信号和第二基准扫描时钟信号并且用于产生并输出扫描时钟信号；感测时钟信号产生器，用于接收第一基准感测时钟信号和第二基准感测时钟信号并且用于产
生并输出感测时钟信号；以及栅极信号输出器，用于基于所述扫描时钟信号来输出具有导通电平电压区间的扫描信号，并用于基于所述感测时钟信号来输出具有导通电平电压区间的感测信号。
[0012]
所述第二基准扫描时钟信号可在所述第一基准扫描时钟信号上升并下降之后上升并下降，所述第二基准感测时钟信号可在所述第一基准感测时钟信号上升并下降之后上升并下降。
[0013]
所述感测时钟信号的高电平栅极电压区间可从所述扫描时钟信号的高电平栅极电压区间延迟了预定感测移位时间，相应地，所述感测信号的导通电平电压区间可从所述扫描信号的导通电平电压区间延迟了所述感测移位时间。
[0014]
所述扫描时钟信号产生器可用于产生并输出在所述第一基准扫描时钟信号的上升时间上升并且在所述第二基准扫描时钟信号的下降时间下降的扫描时钟信号。
[0015]
所述感测时钟信号产生器可用于产生并输出在所述第二基准感测时钟信号的上升时间而不是所述第一基准感测时钟信号的上升时间上升、并且在所述第二基准感测时钟信号的下降时间之后下降了预定延迟时间的感测时钟信号。
[0016]
在所述第一基准感测时钟信号的上升时间与所述第二基准感测时钟信号的上升时间之间的时间区间可对应于所述感测移位时间。
[0017]
所述第一基准感测时钟信号的上升时间可与所述第一基准扫描时钟信号的上升时间相同。
[0018]
所述第二基准感测时钟信号的上升时间可领先所述第二基准扫描时钟信号的上升时间。
[0019]
所述扫描时钟信号和所述感测时钟信号彼此交叠的时间长度可对应于通过从所述感测信号的导通电平电压区间的时间长度减去所述延迟时间而获得的值。
[0020]
所述扫描时钟信号产生器可包括：扫描逻辑单元，用于接收所述第一基准扫描时钟信号和所述第二基准扫描时钟信号，并且产生在所述第一基准扫描时钟信号的上升时间上升并在所述第二基准扫描时钟信号的下降时间下降的扫描时钟信号；以及扫描电平移位器，用于输出上升至高电平栅极电压并下降至低电平栅极电压的扫描时钟信号。
[0021]
所述感测时钟信号产生器可包括：感测逻辑单元，用于接收所述第一基准感测时钟信号和所述第二基准感测时钟信号，并产生在所述第二基准感测时钟信号的上升时间而不是所述第一基准感测时钟信号的上升时间上升、并且在所述第二基准感测时钟信号的下降时间之后下降了所述预定延迟时间的感测时钟信号；延迟器件，用于延迟所述感测时钟信号的上升时间，使得所述感测时钟信号在所述第二基准感测时钟信号的上升时间而不是所述第一基准感测时钟信号的上升时间上升；以及感测电平移位器，用于输出上升至所述高电平栅极电压并下降至所述低电平栅极电压、并且具有从所述扫描时钟信号的高电平栅极电压区间延迟了所述感测移位时间的高电平栅极电压区间的感测时钟信号。
[0022]
所述延迟器件可包括一个或多个电阻器元件。
[0023]
在一个方面中，本发明的实施方式可提供一种显示装置，包括：显示面板，所述显示面板包括多条数据线、多条扫描信号线、多条感测信号线、多条基准线和多个子像素，每个子像素包括：发光元件；驱动晶体管，所述驱动晶体管配置成驱动所述发光元件；扫描晶体管，所述扫描晶体管配置成根据扫描信号控制所述数据线与所述驱动晶体管的第一节点
之间的连接；感测晶体管，所述感测晶体管配置成根据感测信号控制所述基准线与所述驱动晶体管的第二节点之间的连接；和电容器，所述电容器连接在所述驱动晶体管的第一节点与第二节点之间，所述显示装置还包括：数据驱动电路，所述数据驱动电路配置成驱动所述多条数据线；第一栅极驱动电路，所述第一栅极驱动电路配置成向第一扫描信号线提供具有导通电平电压区间的第一扫描信号，所述第一扫描信号线与所述多个子像素中包括的第一子像素中的扫描晶体管的栅极节点电连接；和第二栅极驱动电路，所述第二栅极驱动电路配置成向与所述第一子像素中的感测晶体管的栅极节点电连接的第一感测信号线提供具有导通电平电压区间的第一感测信号，所述第一感测信号的导通电平电压区间从所述第一扫描信号的导通电平电压区间延迟了预定感测移位时间。
[0024]
所述第一感测信号的导通电平电压区间可包括所述第一感测信号的导通电平电压区间与所述第一扫描信号的导通电平电压区间交叠的时段、以及所述第一感测信号的导通电平电压区间不与所述第一扫描信号的导通电平电压区间交叠的时段。
[0025]
所述第一感测信号的导通电平电压区间与所述第一扫描信号的导通电平电压区间交叠的时段可对应于编程时段，在所述编程时段中图像数据被编程到所述第一子像素上。
[0026]
所述第一感测信号的导通电平电压区间的起点可从所述第一扫描信号的导通电平电压区间的起点延迟了所述感测移位时间。
[0027]
所述感测移位时间可对应于所述第一扫描信号的导通电平电压区间的1/2。
[0028]
所述多个子像素还可包括第二子像素和第三子像素，其中所述第一子像素、所述第二子像素和所述第三子像素中包括的感测晶体管的漏极节点或源极节点可电连接至同一基准线。
[0029]
在具有导通电平电压的第二扫描信号提供至所述第二子像素中的扫描晶体管的栅极节点的同时并且在具有导通电平电压的第二感测信号提供至所述第二子像素中的感测晶体管的栅极节点的同时，可存在所述第一子像素中的感测晶体管和所述第三子像素中的感测晶体管同时截止的时序。
[0030]
在向所述多条扫描信号线中的第i条扫描信号线提供具有导通电平电压的第i个扫描信号的时段与向所述多条扫描信号线中的第(i+1)条扫描信号线提供具有导通电平电压的第(i+1)个扫描信号的时段之间的时段期间，可向布置在k个子像素行中的子像素提供与实际图像数据电压不同的伪数据电压，其中i是1或更大的自然数，k是1或更大的自然数。
[0031]
在另一方面，本发明的实施方式可提供一种栅极驱动电路，包括：第一栅极驱动电路，所述第一栅极驱动电路配置成向第一扫描信号线提供具有导通电平电压区间的第一扫描信号，所述第一扫描信号线与布置在显示面板上的多个子像素中包括的第一子像素中的扫描晶体管的栅极节点电连接；和第二栅极驱动电路，所述第二栅极驱动电路配置成向与所述第一子像素中的感测晶体管的栅极节点电连接的第一感测信号线提供具有导通电平电压区间的第一感测信号，所述第一感测信号的导通电平电压区间从所述第一扫描信号的导通电平电压区间延迟了预定感测移位时间。
[0032]
所述多个子像素还可包括第二子像素和第三子像素，其中所述第一子像素、所述第二子像素和所述第三子像素中包括的感测晶体管的漏极节点或源极节点可电连接至同一基准线。
[0033]
在具有导通电平电压的第二扫描信号提供至所述第二子像素中的扫描晶体管的栅极节点的同时并且在具有导通电平电压的第二感测信号提供至所述第二子像素中的感测晶体管的栅极节点的同时，可存在所述第一子像素中的感测晶体管和所述第三子像素中的感测晶体管同时截止的时序。
[0034]
在又一方面，本发明的实施方式可提供一种驱动显示装置的方法，所述方法可包括：向与多个子像素之中的第一子像素中的扫描晶体管的栅极节点连接的第一扫描信号线提供具有导通电平电压区间的第一扫描信号，以将提供至数据线的图像数据电压通过所述扫描晶体管传送至所述第一子像素中的驱动晶体管的第一节点；向与所述第一子像素中的感测晶体管的栅极节点电连接的第一感测信号线提供具有导通电平电压区间的第一感测信号，以将提供至基准线的基准电压通过所述感测晶体管传送至所述驱动晶体管的第二节点，所述第一感测信号的导通电平电压区间从所述第一扫描信号的导通电平电压区间延迟了预定感测移位时间；和向所述第一扫描信号线提供具有截止电平电压区间的第一扫描信号并且向所述第一感测信号线提供具有截止电平电压区间的第一感测信号。
[0035]
所述第一感测信号的导通电平电压区间可包括：所述第一感测信号的导通电平电压区间与所述第一扫描信号的导通电平电压区间交叠的时段、以及所述第一感测信号的导通电平电压区间不与所述第一扫描信号的导通电平电压区间交叠的时段。
[0036]
所述第一感测信号的导通电平电压区间的起点可从所述第一扫描信号的导通电平电压区间的起点延迟了所述感测移位时间，并且所述感测移位时间可对应于所述第一扫描信号的导通电平电压区间的1/2。
[0037]
所述多个子像素还可包括第二子像素和第三子像素，其中所述第一子像素、所述第二子像素和所述第三子像素中包括的感测晶体管的漏极节点或源极节点可电连接至同一基准线。
[0038]
在具有导通电平电压的第二扫描信号提供至所述第二子像素中的扫描晶体管的栅极节点的同时并且在具有导通电平电压的第二感测信号提供至所述第二子像素中的感测晶体管的栅极节点的同时，可存在所述第一子像素中的感测晶体管和所述第三子像素中的感测晶体管同时截止的时序。
[0039]
在向所述多条扫描信号线中的第i条扫描信号线提供具有导通电平电压的第i个扫描信号的时段与向所述多条扫描信号线中的第(i+1)条扫描信号线提供具有导通电平电压的第(i+1)个扫描信号的时段之间的时段期间，可向布置在k个子像素行中的子像素提供与实际图像数据电压不同的伪数据电压，其中i是1或更大的自然数，k是1或更大的自然数。
[0040]
根据本发明的实施方式，可通过子像素的交叠驱动提高充电率来提高图像质量。
[0041]
此外，根据本发明的实施方式，通过在显示的实际图像之间间歇地插入与实际图像不同的伪图像(例如，黑图像、低灰度级图像等)的伪数据插入驱动来防止无法区分图像且图像被拖曳的现象或子像素线之间亮度差的现象，由此可提高图像质量。
[0042]
此外，根据本发明的实施方式，即使在交叠驱动期间执行伪数据插入驱动，也可执行控制，使得：通过两个栅极信号(扫描信号和感测信号)之中的感测信号的导通电平电压的电压区间被控制为从扫描信号的导通电平电压的电压区间延迟的高级交叠驱动，交叠驱动的特性在紧接在伪数据插入驱动之前不会变化。
[0043]
结果，在交叠驱动期间执行伪数据插入驱动的情况下，可防止在紧接在伪数据插
入驱动之前的子像素行中发生图像异常(例如，具体行亮度现象)。
[0044]
此外，本发明的实施方式除了高级交叠驱动之外，还能够通过增加感测晶体管的沟道宽度与沟道长度的比率来补偿因高级交叠驱动导致的充电时间的减少。
附图说明
[0045]
本发明的上述和其他的方面、特征和优点将从结合附图的以下详细描述更加显而易见，其中：
[0046]
图1是图解根据本发明实施方式的显示装置的系统配置的示图；
[0047]
图2是根据本发明实施方式的显示装置的显示面板上设置的子像素的等效电路图；
[0048]
图3是图解实现根据本发明实施方式的显示装置的系统的示例的示图；
[0049]
图4是图解根据本发明实施方式的显示装置的伪数据插入驱动的示图；
[0050]
图5和图6是在根据本发明实施方式的显示装置执行伪数据插入驱动和交叠驱动的情况下的驱动时序图；
[0051]
图7是图解当根据本发明实施方式的显示装置执行伪数据插入驱动和交叠驱动时，在具体行中发生的亮度缺陷的示图；
[0052]
图8是解释当根据本发明实施方式的显示装置执行伪数据插入驱动和交叠驱动二者时，在具体行中发生亮度缺陷的原因的示图；
[0053]
图9是图解根据本发明实施方式的显示装置的显示面板上布置的子像素和信号线的示例的示图；
[0054]
图10是根据本发明实施方式的显示装置的高级交叠驱动的驱动时序图；
[0055]
图11是在根据本发明实施方式的显示装置执行黑数据插入驱动和高级交叠驱动的情况下的驱动时序图；
[0056]
图12是图解在第三子像素的编程时序时第三子像素和与之相邻的子像素的状态的示图；
[0057]
图13是图解在开始黑数据插入驱动之前在第四子像素的编程时序时第四子像素和与之相邻的子像素的状态的示图；
[0058]
图14是图解在黑数据插入驱动结束之后在第五子像素的编程时序时第五子像素和与之相邻的子像素的状态的示图；
[0059]
图15是图解根据本发明实施方式的显示装置的黑数据插入驱动的示图；
[0060]
图16是图解根据本发明实施方式的显示装置的预充电驱动的示图；
[0061]
图17是图解在根据本发明实施方式的显示装置的预充电驱动中使用的预充电数据电压的设定范围的示图；
[0062]
图18是图解根据本发明实施方式的显示装置的扫描晶体管的示图；
[0063]
图19是图解根据本发明实施方式的显示装置的感测晶体管的示图；
[0064]
图20是图解根据本发明实施方式的显示装置的驱动方法的流程图；
[0065]
图21是解释在根据本发明实施方式的显示装置执行伪数据插入驱动和高级交叠驱动的情况下，防止具体行中的亮度缺陷的效果的示图；
[0066]
图22是图解根据本发明实施方式的栅极驱动电路的示图；
[0067]
图23是根据本发明实施方式的用于栅极驱动的驱动时序图；
[0068]
图24是图解根据本发明实施方式的栅极信号输出单元的示图。
具体实施方式
[0069]
在本发明的实例或实施方式的以下描述中，将参照附图，在附图中通过举例说明能够实施的具体实例或实施方式的方式进行了显示，并且在附图中可使用相同的参考标记和符号指代相同或相似的部件，即使它们显示在彼此不同的附图中。此外，在本发明的实例或实施方式的以下描述中，当确定对本文涉及的公知功能和部件的详细描述反而会使本发明一些实施方式中的主题不清楚时，将省略其详细描述。在此使用的诸如“包括”、“具有”、“包含”、“构成”之类的术语一般旨在允许增加其他部件，除非这些术语与术语“仅”一起使用。
[0070]
在此可使用诸如“第一”、“第二”、“a”、“b”、“(a)”和“(b)”之类的术语来描述本发明的元件。这些术语的每一个不用来限定元件的本质、顺序、次序或数量等，而是仅用于将相应元件与其他元件区分开。
[0071]
当提到第一元件与第二元件“连接或结合”、“交叠”等时，其应当解释为，第一元件不仅可与第二元件“直接连接或结合”或“直接交叠”，而且还可在第一元件与第二元件之间“插入”第三元件，或者第一元件和第二元件可经由第四元件彼此“连接或结合”、“交叠”等。在此，第二元件可包括在彼此“连接或结合”、“交叠”等的两个或更多个元件中的至少一个中。
[0072]
当使用诸如“在
……
之后”、“随后”、“接下来”、“在
……
之前”等之类的时间相对术语描述元件或构造的过程或操作，或者操作方法、加工方法、制造方法中的流程和步骤时，这些术语可用于描述非连续的或非顺序的过程或操作，除非一起使用了术语“直接”或“紧接”。
[0073]
此外，当提到任何尺度、相对尺寸等时，即使没有指明相关描述，也应当认为元件或特征或者相应信息的数值(例如，电平、范围等)包括可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)导致的公差或误差范围。此外，术语“可”完全涵盖术语“能”的所有含义。
[0074]
下文中，将参照附图详细描述本发明的实施方式。
[0075]
图1是图解根据本发明实施方式的显示装置100的系统配置的示图。
[0076]
参照图1，根据本发明实施方式的显示装置100可包括显示面板110、数据驱动电路120、第一栅极驱动电路130、第二栅极驱动电路140等，并且可进一步包括控制器150。
[0077]
显示面板110可包括多条数据线dl、多条扫描信号线scl、多条感测信号线senl、多条基准线rl、多个子像素sp等。显示面板110可包括显示区域和非显示区域。用于显示图像的多个子像素sp可布置在显示区域中。驱动电路120、130和140可电连接至或安装于非显示区域，并且可在其中设置焊盘部。
[0078]
数据驱动电路120用于驱动多条数据线dl并且可向多条数据线dl提供数据电压。
[0079]
第一栅极驱动电路130依次向作为一种栅极线的多条扫描信号线scl提供扫描信号scan。
[0080]
第二栅极驱动电路140依次向作为一种栅极线的多条感测信号线senl提供感测信
号sense。
[0081]
控制器150可控制数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140。
[0082]
控制器150向数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140提供各种驱动控制信号dcs和gcs，由此控制数据驱动电路120进行数据驱动并且控制第一栅极驱动电路130和第二栅极驱动电路140进行栅极驱动。
[0083]
控制器150根据每帧中实现的时序开始扫描，按照数据驱动电路120中使用的数据信号格式转换从外部输入的输入图像数据，输出转换后的图像数据data，并且根据扫描在适当时间控制数据驱动。
[0084]
控制器150从外部(例如，主机系统)接收包括垂直同步信号vsync、水平同步信号hsync、输入数据使能(de)信号、时钟信号clk等的各种时序信号以及输入图像数据。
[0085]
控制器150按照数据驱动电路120中使用的数据信号格式转换从外部输入的输入图像数据并且输出转换后的图像数据，并且为了控制数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140，控制器150进一步接收诸如垂直同步信号vsync、水平同步信号hsync、输入数据使能(de)信号、时钟信号clk等之类的时序信号，产生各种控制信号dcs和gcs并且将其输出至数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140。
[0086]
例如，为了控制第一栅极驱动电路130和第二栅极驱动电路140，控制器150输出包括栅极起始脉冲(gsp)、栅极移位时钟(gsc)、栅极输出使能信号(goe)等的各种栅极控制信号gcs。
[0087]
在这种情况下，栅极起始脉冲(gsp)控制构成第一栅极驱动电路130和第二栅极驱动电路140的每一个的一个或多个栅极驱动器集成电路的操作起始时序。作为共同输入至一个或多个栅极驱动器集成电路的时钟信号的栅极移位时钟(gsc)控制扫描信号(栅极脉冲)的移位时序。栅极输出使能信号(goe)指定关于一个或多个栅极驱动器集成电路的时序信息。
[0088]
此外，为了控制数据驱动电路120，控制器150输出包括源极起始脉冲(ssp)、源极采样时钟(ssc)、源极输出使能信号(soe)等的各种数据控制信号dcs。
[0089]
在这种情况下，源极起始脉冲(ssp)控制构成数据驱动电路120的一个或多个源极驱动器集成电路的数据采样起始时序。源极采样时钟(ssc)是用于控制各个源极驱动器集成电路中的采样数据的时序的时钟信号。源极输出使能信号(soe)控制数据驱动电路120的输出时序。
[0090]
控制器150可实现为与数据驱动电路120分离的部件，或者可与数据驱动电路120集成为一个集成电路。
[0091]
数据驱动电路120从控制器150接收图像数据data并且向多条数据线dl提供数据电压，由此驱动多条数据线dl。在此，数据驱动电路120也可被称为“源极驱动电路”。
[0092]
可通过包括一个或多个源极驱动器集成电路(sdic)来实现数据驱动电路120。
[0093]
每个源极驱动器集成电路(sdic)可包括移位寄存器、锁存电路、数模转换器(dac)、输出缓存器等
[0094]
在一些情况下，每个源极驱动器集成电路(sdic)可进一步包括模数转换器(adc)。
[0095]
每个源极驱动器集成电路(sdic)可通过带式自动焊接(tab)方法或玻上芯片
(cog)方法连接至显示面板110的焊接焊盘，或者可直接布置在显示面板110上，在一些情况下，源极驱动器集成电路(sdic)可集成布置在显示面板110上。另外，可通过膜上芯片(cof)方法实现每个源极驱动器集成电路(sdic)，在这种情况下，每个源极驱动器集成电路(sdic)可安装在连接至显示面板110的膜上并且可通过膜上的布线电连接至显示面板110。
[0096]
第一栅极驱动电路130通过依次向多条扫描信号线scl提供扫描信号来依次驱动多条扫描信号线scl。第一栅极驱动电路130在控制器150的控制下可输出具有导通电平(turn-on level)电压的扫描信号或具有截止电平(turn-off)电压的扫描信号。
[0097]
第二栅极驱动电路140通过依次向多条感测信号线senl提供感测信号来依次驱动多条感测信号线senl。第二栅极驱动电路140在控制器150的控制下可输出具有导通电平电压的感测信号或具有截止电平电压的感测信号。
[0098]
多条扫描信号线scl和多条感测信号线senl对应于栅极线。扫描信号和感测信号对应于施加至晶体管的栅极节点的栅极信号。
[0099]
可通过包括至少一个栅极驱动器集成电路(gdic)实现第一栅极驱动电路130和第二栅极驱动电路140。每个栅极驱动器集成电路(gdic)可包括移位寄存器、电平移位器等。
[0100]
每个栅极驱动器集成电路(gdic)可通过带式自动焊接(tab)方法或玻上芯片(cog)方法连接至显示面板110的焊接焊盘，或者可实现为面板内栅极(gip)型而直接布置在显示面板110上，在一些情况下，栅极驱动器集成电路(gdic)可集成布置在显示面板110上。另外，可通过膜上芯片(cof)方法实现每个栅极驱动器集成电路(gdic)，其中元件安装在连接至显示面板110的膜上。
[0101]
当通过第一栅极驱动电路130导通具体扫描信号线scl时，数据驱动电路120将从控制器150接收的图像数据data转换为模拟数据电压并且将模拟数据电压提供至多条数据线dl。
[0102]
数据驱动电路120可仅位于显示面板110的一侧(例如，上侧或下侧)，或者在一些情况下，根据驱动方法、面板设计方法等，数据驱动电路120可位于显示面板110的两侧(例如，上侧和下侧)。
[0103]
第一栅极驱动电路130和第二栅极驱动电路140可仅位于显示面板110的一侧(例如，左侧或右侧)，或者在一些情况下，根据驱动方法、面板设计方法等，第一栅极驱动电路130和第二栅极驱动电路140可位于显示面板110的两侧(例如，左侧和右侧)。
[0104]
控制器150可以是通常显示技术中使用的时序控制器，或者可以是包括时序控制器的能够进一步执行其他控制功能的控制装置。或者，控制器150可以是时序控制器以外的其他控制装置，并且可以是控制装置中的电路。控制器150可实现为各种电路或电子部件，比如集成电路(ic)、现场可编程门阵列(fpga)、专用集成电路(asic)、处理器等。
[0105]
控制器150可安装在印刷电路板、柔性印刷电路等上，并且可通过印刷电路板、柔性印刷电路等电连接至数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140。
[0106]
控制器150可使用一个或多个预定接口向/从数据驱动电路120发送/接收信号。例如，接口可包括低压差分信令(lvds)接口、epi接口、串行外设接口(spi)等。
[0107]
控制器150可使用一个或多个预定接口向/从数据驱动电路120、第一栅极驱动电路130和第二栅极驱动电路140发送/接收信号。例如，接口可包括低压差分信令(lvds)接口、epi接口、串行外设接口(spi)等。控制器150可包括诸如一个或多个寄存器等之类的存
储装置。
[0108]
根据本发明实施方式的显示装置100可以是在子像素sp中包括发光元件的任何类型的显示器。例如，根据本发明实施方式的显示装置100可以是包括有机发光二极管(oled)作为子像素sp中的发光元件的oled显示器，或者可以是包括发光二极管(led)作为子像素sp内的发光元件的led显示器。
[0109]
图2是根据本发明实施方式的显示装置100的显示面板110上设置的子像素sp的等效电路图。
[0110]
参照图2，多个子像素sp的每一个可包括发光元件el、三个晶体管dt，sct和sent、以及一个电容器cst。这种子像素结构被称为“3t(晶体管)1c(电容器)结构”。
[0111]
三个晶体管dt，sct和sent可包括驱动晶体管dt、扫描晶体管sct和感测晶体管sent。
[0112]
发光元件el可包括第一电极、第二电极等。在发光元件el中，第一电极可以是阳极电极或阴极电极，第二电极可以是阴极电极或阳极电极。在图2的发光元件el中，第一电极是与设置在每个子像素sp中的像素电极对应的阳极电极，第二电极是被施加与公共电压对应的基础电压evss的阴极电极。
[0113]
例如，发光元件el可以是包括第一电极、发光层和第二电极的有机发光二极管(oled)，或者可实现为发光二极管(led)等。
[0114]
驱动晶体管dt是用于驱动发光元件el的晶体管，驱动晶体管dt可包括第一节点n1、第二节点n2、第三节点n3等。
[0115]
驱动晶体管dt的第一节点n1可以是栅极节点，并且可电连接至扫描晶体管sct的源极节点或漏极节点。
[0116]
驱动晶体管dt的第二节点n2可以是源极节点或漏极节点，可电连接至感测晶体管sent的源极节点或漏极节点，并且还可电连接至发光元件el的第一电极。
[0117]
驱动晶体管dt的第三节点n3可电连接至提供驱动电压evdd的驱动电压线dvl。
[0118]
扫描晶体管sct可根据从扫描信号线scl提供的扫描信号scan导通或截止，由此控制数据线dl与驱动晶体管dt的第一节点n1之间的连接。
[0119]
扫描晶体管sct可通过具有导通电平电压的扫描信号scan导通，然后可将通过数据线dl提供的数据电压vdata传送至驱动晶体管dt的第一节点n1。
[0120]
感测晶体管sent可根据从感测信号线senl提供的感测信号sense导通或截止，由此控制基准线rl与驱动晶体管dt的第二节点n2之间的连接。
[0121]
感测晶体管sent可通过具有导通电平电压的感测信号sense导通，因而可将从基准线rl提供的基准电压vref传送至驱动晶体管dt的第二节点n2。
[0122]
另外，感测晶体管sent可通过具有导通电平电压的感测信号sense导通，并且可将驱动晶体管dt的第二节点n2的电压传送至基准线rl。
[0123]
可在用于感测驱动晶体管dt的特征值(例如，阈值电压、迁移率等)的驱动中使用感测晶体管sent将驱动晶体管dt的第二节点n2的电压传输至基准线rl的功能。在这种情况下，传送至基准线rl的电压可用于计算驱动晶体管dt的特征值。
[0124]
还可在用于感测发光元件el的特征值(例如，阈值电压)的驱动中使用感测晶体管sent将驱动晶体管dt的第二节点n2的电压传输至基准线rl的功能。在这种情况下，传送至
基准线rl的电压可用于计算发光元件el的特征值。
[0125]
驱动晶体管dt、扫描晶体管sct和感测晶体管sent的每一个可以是n型晶体管或p型晶体管。下文中，为了便于描述，假设驱动晶体管dt、扫描晶体管sct和感测晶体管sent的每一个是n型晶体管。
[0126]
电容器cst可连接在驱动晶体管dt的第一节点n1与第二节点n2之间。电容器cst具有与其两端之间的电压差对应的电荷并且起到在预定帧时间期间保持两端之间的电压差的作用。因此，相应子像素sp可在预定帧时间期间发光。
[0127]
电容器cst可以是特意设计在驱动晶体管dt外部的外部电容器，而不是作为存在于驱动晶体管dt的栅极节点与源极节点(或漏极节点)之间的内部电容器的寄生电容器(例如，cgs或cgd)。
[0128]
图3是图解实现根据本发明实施方式的显示装置100的系统的示例的示图。
[0129]
参照图3，在每个栅极驱动器集成电路gdic由膜上芯片(cof)型实现的情况下，每个栅极驱动器集成电路gdic可安装在连接至显示面板110的膜gf上。
[0130]
在每个源极驱动器集成电路sdic由膜上芯片(cof)型实现的情况下，每个源极驱动器集成电路sdic可安装在连接至显示面板110的膜sf上。
[0131]
为了实现多个源极驱动器集成电路sdic与其他器件之间的电路连接，显示装置100可包括其上安装有控制部和各种电子器件的控制印刷电路板cpcb、和至少一个源极印刷电路板spcb。
[0132]
其上安装有源极驱动器集成电路sdic的膜sf可连接至至少一个源极印刷电路板spcb。就是说，其上安装有源极驱动器集成电路sdic的膜sf可在其一侧电连接至显示面板110，并且可在其另一侧电连接至源极印刷电路板spcb。
[0133]
用于控制数据驱动电路120、栅极驱动电路130等的控制器150；用于向显示面板110、数据驱动电路120和栅极驱动电路130提供各种电压或电流或者控制要提供的各种电压或电流的电源管理ic(pmic)310等可安装在控制印刷电路板cpcb上。
[0134]
控制印刷电路板cpcb和至少一个源极印刷电路板spcb可通过至少一个连接构件连接在电路中。在此，连接构件例如可以是柔性印刷电路(fpc)、柔性扁平电缆ffc等。
[0135]
控制印刷电路板cpcb和至少一个源极印刷电路板spcb可集成为单个印刷电路板。
[0136]
显示装置100可进一步包括电连接至控制印刷电路板cpcb的机组板(set board)330。机组板330也可被称为“电源板”。
[0137]
机组板330可具有用于管理显示装置100的整体电源的主电源管理电路(m-pmc)320。
[0138]
电源管理ic 310管理包括显示面板110、其驱动电路120，130和140等的显示模块的电源，主电源管理电路320管理包括显示模块的整体电源并且可与电源管理ic 310互锁。
[0139]
图4是图解根据本发明实施方式的显示装置100的伪数据插入(fdi)驱动的示图。图5和图6是在根据本发明实施方式的显示装置100执行伪数据插入驱动和交叠驱动(overlap driving)的情况下的驱动时序图。
[0140]
多个子像素sp可以以矩阵形式布置在显示面板110上。就是说，显示面板110具有多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
。显示面板110具有多个子像素列。
[0141]
可依次扫描多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
。
[0142]
在每个子像素sp具有3t1c结构的情况下，在多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个中可布置用于传送扫描信号scan的扫描信号线scl和用于传送感测信号sense的感测信号线senl。
[0143]
显示面板110可具有多个子像素列，并且在多个子像素列的每一个中可与之对应地设置一条数据线dl。在一些情况下，可针对每两个或三个子像素列设置每条数据线dl。
[0144]
与上述子像素驱动操作相似，当驱动多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
之中的第(n+1)子像素行r(n+1)时，向布置在第(n+1)子像素行r(n+1)中的子像素sp施加扫描信号scan和感测信号sense，并且通过多条数据线dl向布置在第(n+1)子像素行r(n+1)中的子像素sp提供图像数据电压vdata。
[0145]
随后，驱动位于第(n+1)子像素行r(n+1)下方的第(n+2)子像素行r(n+2)。向布置在第(n+2)子像素行r(n+2)中的子像素sp施加扫描信号scan和感测信号sense，并且通过多条数据线dl向布置在第(n+2)子像素行r(n+2)中的子像素sp提供图像数据电压vdata。
[0146]
以这种方式，依次对多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
执行图像数据写入操作。图像数据写入操作是在上述子像素驱动操作中的图像数据写入步骤中执行的过程。
[0147]
根据上述子像素驱动操作，可在一帧时间内对多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
依次执行图像数据写入步骤、升压(boosting)步骤和发光步骤。
[0148]
同时，如图4中所示，基于多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个上的子像素驱动操作的发光步骤的发光时段ep在一帧时间内没有一直持续到结束。在此，发光时段ep可被称为“实际图像时段”。
[0149]
对于多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个，可在一帧时间的一部分期间执行实际显示驱动，并且可在一帧时间的其余部分期间执行伪显示驱动。
[0150]
在一帧时间期间，一个子像素sp可在与一帧时间的一部分对应的发光时段ep期间通过实际显示驱动(图像数据写入步骤、升压步骤和发光步骤)发光，然后在一帧时间的除了发光时段ep之外的其余时段期间通过伪显示驱动而不发光。一帧时间中的子像素sp不发光的时段被称为“非发光时段nep”。
[0151]
伪显示驱动用于显示与用于显示实际图像的实际显示驱动不同的图像(伪图像)。可通过在实际图像之间插入伪图像来执行伪显示驱动。因此，伪显示驱动也被称为“伪数据插入(fdi)驱动”。下文中，伪显示驱动将被描述为“伪数据插入驱动”。
[0152]
在实际显示驱动期间，向子像素sp提供对应于实际图像的图像数据电压vdata，以便显示实际图像。另一方面，在伪数据插入驱动期间，向一个或多个子像素sp提供与伪图像(其与实际图像没有关系)对应的伪数据电压vfake。
[0153]
就是说，在正常实际显示驱动期间提供至子像素sp的图像数据电压vdata可根据帧或图像而变化，而在伪数据插入驱动期间提供至一个或多个子像素sp的伪数据电压vfake可以是恒定的，不根据帧或图像变化。
[0154]
作为上述伪数据插入驱动的方法，可对一个子像素行执行伪数据插入驱动，然后可对一个随后的子像素行执行伪数据插入驱动。
[0155]
可选地，作为上述伪数据插入驱动的另一个方法，可同时对多个子像素行执行伪数据插入驱动，然后可对多个随后的子像素行执行伪数据插入驱动。就是说，可以以多个子像素行为单位同时执行伪数据插入驱动。例如，被同时执行伪数据插入驱动的子像素行的数量(k)可以是2、4、8等。
[0156]
参照图4至图6，在对子像素行r(n+1)、子像素行r(n+2)、子像素行r(n+3)和子像素行r(n+4)依次执行实际图像数据写入操作之后，可对设置在子像素行r(n+1)之前并且预定发光时段ep已消逝的k个子像素行同时执行伪数据写入操作。
[0157]
随后，在对子像素行r(n+5)、子像素行r(n+6)、子像素行r(n+7)和子像素行r(n+8)依次执行实际图像数据写入操作之后，可对设置在子像素行r(n+1)或子像素行r(n+5)之前并且预定发光时段ep已消逝的k个子像素行同时执行伪数据写入操作。
[0158]
被同时执行伪数据插入驱动的子像素行的数量(k)可相同或不同。例如，可对前两个子像素行同时执行伪数据插入驱动，然后可以以四个子像素行为单位同时执行伪数据插入驱动。作为另一示例，可对前四个子像素行同时执行伪数据插入驱动，然后可以以八个子像素行为单位同时执行伪数据插入驱动。
[0159]
通过上述伪数据插入驱动在同一帧中显示实际图像数据和伪数据，可防止无法区分图像且图像被拖曳的运动模糊现象，由此提高图像质量。
[0160]
在上述伪数据插入驱动期间，可通过数据线dl执行实际图像数据写入操作和伪数据写入操作。
[0161]
此外，如上所述可同时对多个子像素行执行伪数据写入操作，由此补偿由于子像素行的位置之间发光时段ep的不同导致的亮度差异并且确保图像数据写入时间。
[0162]
同时，可通过调节伪数据插入驱动的时序，根据图像适应性地调节发光时段ep的长度。
[0163]
可通过栅极驱动的控制来改变图像数据写入时序和伪数据写入时序。
[0164]
例如，伪数据电压vfake可以是黑数据电压vblack或低灰度级数据电压。
[0165]
当伪数据电压vfake是黑数据电压vblack时，伪数据插入驱动也可被称为“黑数据插入(bdi)驱动”。在伪数据插入驱动的情况下，伪数据写入也可被称为“黑数据写入”。
[0166]
k个子像素行由于伪数据插入驱动而不发光的时段可被称为“非发光时段nep”或“黑图像时段”。
[0167]
同时，可在以预定时间段交叠的同时对多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
中的各个子像素行依次执行栅极驱动。
[0168]
参照图6，在交叠驱动中，多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个中包括的扫描晶体管sct和感测晶体管sent可同时导通和截止。就是说，在交叠驱动中，分别施加至多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个中包括的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense可以是相同栅极信号，其具有相同时序的导通电平电压的区间或时间区间(interval)。
[0169]
根据图5和图6中的示例，提供至多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个的栅极信号scan和sense的导通电平电压的区间的长度例如可以是2h。
[0170]
根据图5和图6中的示例，提供至多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+
4)、r(n+5)、
…
的每一个的两个栅极信号scan和sense的导通电平电压的区间可彼此交叠。
[0171]
提供至多个子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个的栅极信号scan和sense的导通电平电压的区间长度可全部是2h。
[0172]
分别施加至布置在子像素行r(n+1)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)可与分别施加至布置在子像素行r(n+2)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)交叠1h。
[0173]
分别施加至布置在子像素行r(n+2)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)可与分别施加至布置在子像素行r(n+3)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)交叠1h。
[0174]
分别施加至布置在子像素行r(n+3)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)可与分别施加至布置在子像素行r(n+4)中的子像素sp的扫描晶体管sct和感测晶体管sent的扫描信号scan和感测信号sense的导通电平电压的区间(2h)交叠1h。
[0175]
根据图5和图6中的示例，每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间可以是2h，并且两个相邻子像素行的两个栅极信号scan和sense的导通电平电压的区间可彼此交叠1h。
[0176]
上述栅极驱动方法被称为“交叠驱动”，当如图5和图6中所示每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间是2h时，其也可被称为“2h交叠驱动”。
[0177]
除了2h交叠驱动以外，还可以以任何各种方式修改交叠驱动。
[0178]
作为交叠驱动的另一示例，每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间可以是3h，并且两个相邻子像素行中的两个栅极信号scan和sense的导通电平电压区间可彼此交叠2h。
[0179]
作为交叠驱动的另一示例，每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间可以是3h，并且两个相邻子像素行中的两个栅极信号scan和sense的导通电平电压的区间可彼此交叠1h。
[0180]
作为交叠驱动的另一示例，每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间可以是4h，并且两个相邻子像素行中的两个栅极信号scan和sense的导通电平电压的区间可彼此交叠3h。
[0181]
尽管如上所述可存在各种交叠驱动，但下文中为了便于描述，将作为示例描述2h交叠驱动。
[0182]
在上述2h交叠驱动期间，子像素行
…
、r(n+1)、r(n+2)、r(n+3)、r(n+4)、r(n+5)、
…
的每一个中的两个栅极信号scan和sense的导通电平电压的区间(具有2h的长度)的前部(具有1h的长度)是用于预充电(pc)驱动的栅极信号部，在预充电(pc)驱动中，数据电压(其用作预充电数据电压)施加至相应子像素。每个子像素行中的两个栅极信号scan和sense的导通电平电压的区间的后部(具有1h的长度)是能够进行图像数据写入操作的栅极信号部，在图像数据写入操作中，实际图像数据电压vdata施加至相应子像素。
[0183]
通过上述交叠驱动，可提高每个子像素中的充电率(charging rate)，由此提高图
像质量。
[0184]
当执行上述伪数据插入驱动和交叠驱动这二者时，子像素行r(n+3)中的两个栅极信号scan和sense的导通电平电压的区间与子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间交叠。
[0185]
在这种情况下，子像素行r(n+3)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的后部与随后子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间交叠，在所述后部中对子像素行r(n+3)执行图像数据写入操作。子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的前部对应于预充电驱动时段。另外，在执行伪数据插入驱动之前对子像素行r(n+3)和子像素行r(n+4)执行图像数据写入操作。
[0186]
另外，子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间与子像素行r(n+6)中的两个栅极信号scan和sense的导通电平电压的区间交叠。
[0187]
在这种情况下，子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的后部与随后子像素行r(n+6)中的两个栅极信号scan和sense的导通电平电压的区间交叠，在所述后部中对子像素行r(n+5)执行图像数据写入操作。子像素行r(n+6)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的前部对应于预充电驱动时段。另外，在执行伪数据插入驱动之前对子像素行r(n+5)和子像素行r(n+6)执行图像数据写入操作。
[0188]
然而，在紧接在执行伪数据插入驱动之前，子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间不与随后子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间交叠。
[0189]
子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的后部对应于对子像素行r(n+4)执行图像数据写入操作的时段。
[0190]
在子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间的具有1h的后部期间，不对随后的子像素行r(n+5)执行预充电驱动。
[0191]
基于伪数据插入时段，在紧接在伪数据插入驱动之前对子像素行r(n+4)执行图像数据写入操作，并且在伪数据插入驱动之后对子像素行r(n+5)执行图像数据写入操作。
[0192]
子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间与随后子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间彼此分开了执行伪数据插入驱动的时段。
[0193]
在图5和图6中，图表vg示出了子像素行中包括的子像素的驱动晶体管dt的第一节点n1的电压，并且示出了在子像素驱动操作中在进入升压步骤之前电压状态的变化。
[0194]
参照图5和图6，图表vs示出了子像素行中包括的子像素的驱动晶体管dt的第二节点n2的电压，并且示出了在子像素驱动操作中在进入升压步骤之前电压状态的变化。
[0195]
参照图5和图6中的图表vg，每个子像素行中包括的子像素的驱动晶体管dt的第一节点n1的电压vg在除了执行伪数据插入驱动的时段之外的其余时段中根据图像数据写入操作而成为图像数据电压vdata。
[0196]
然而，在执行伪数据插入驱动的时段期间，被执行伪数据插入驱动的子像素行中包括的子像素的驱动晶体管dt的第一节点n1的电压vg成为伪数据电压vfake。
[0197]
同时，如上所述，子像素行r(n+1)、r(n+2)和r(n+3)的每一个中的两个栅极信号scan和sense的导通电平电压的区间的后部时段与随后子像素行中的两个栅极信号scan和sense的导通电平电压的区间的前部时段交叠。然而，子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间的后部时段不与随后子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间的前部时段交叠。
[0198]
因此，在子像素行r(n+1)、r(n+2)和r(n+3)的每一个中的两个栅极信号scan和sense的导通电平电压的区间期间，子像素行r(n+1)、r(n+2)和r(n+3)的每一个中包括的子像素的驱动晶体管dt的第二节点n2的电压vs在图像数据写入步骤中成为与基准电压vref相似的电压vref+δv。此时，每个驱动晶体管dt的第一节点n1与第二节点n2之间的电位差vgs是vdata-(vref+δv)。
[0199]
在紧接在伪数据插入时段之前的1h时段期间，就是说，在子像素行r(n+4)中的两个栅极信号scan和sense的导通电平电压的区间的后部时段(其不与随后子像素行r(n+5)中的两个栅极信号scan和sense的导通电平电压的区间的前部时段交叠)期间，子像素行r(n+4)中包括的子像素的驱动晶体管dt的第二节点n2的电压vs可以是电压vref+δ(v/2)，其低于电压vref+δv。
[0200]
因此，每个驱动晶体管dt的第一节点n1与第二节点n2之间的电位差vgs(vgs(4))从先前时段中的电位差vdata-(vref+δv)增加至vdata-(vref+δ(v/2))。
[0201]
图7是图解当根据本发明实施方式的显示装置100执行伪数据插入驱动和交叠驱动时，在具体行中发生的亮度缺陷的示图。
[0202]
如上所述，当执行交叠驱动和伪数据插入驱动二者时，驱动晶体管dt的第一节点n1与第二节点n2之间的电位差vgs在紧接在伪数据插入驱动之前不能执行交叠驱动的子像素行(例如，r(n+4)、r(n+8)等)中突然增加。
[0203]
因此，如图7中所示，在紧接在伪数据插入驱动之前被执行图像数据写入操作的子像素行(例如，r(n+4)、r(n+8)等)以异常亮线700的形式被看到。
[0204]
根据上述本发明的实施方式，尽管通过伪数据插入驱动能够防止运动模糊现象并且通过交叠驱动能够提高每个子像素中的充电率，但是当执行伪数据插入驱动和交叠驱动二者时，由于预料不到的副作用，在具体行中观察到亮度缺陷。
[0205]
作为分析的结果，确认具体行中的亮度缺陷是由以下主要原因引起的。将参照图8描述具体行中的亮度缺陷的主要原因。
[0206]
图8是解释当根据本发明实施方式的显示装置100执行伪数据插入驱动和交叠驱动二者时，在具体行中发生亮度缺陷的原因的示图。
[0207]
图8是图解图5和图6中设置在子像素行r(n+3)中的第一子像素spa、设置在子像素行r(n+4)中的第二子像素spb、和设置在子像素行r(n+5)中的第三子像素spc的驱动操作的示图。
[0208]
参照图8，设置在子像素行r(n+3)中的第一子像素spa、设置在子像素行r(n+4)中的第二子像素spb、和设置在子像素行r(n+5)中的第三子像素spc布置在同一列中，并且电连接至同一数据线dl和同一基准线rl。
[0209]
就是说，设置在第一子像素spa、第二子像素spb和第三子像素spc中的扫描晶体管sct的漏极节点或源极节点可共同地电连接至数据线dl。设置在第一子像素spa、第二子像
素spb和第三子像素spc中的感测晶体管sent的漏极节点或源极节点可共同地电连接至基准线rl。
[0210]
参照图5、图6和图8，当对设置在子像素行r(n+3)中的第一子像素spa执行图像数据写入操作时，第一子像素spa中包括的扫描晶体管sct通过具有导通电平电压的扫描信号scan导通。因此，提供至数据线dl的图像数据电压vdata通过导通的扫描晶体管sct传送至与驱动晶体管dt的栅极节点对应的第一节点n1。
[0211]
此时，第一子像素spa中包括的感测晶体管sent通过具有导通电平电压的感测信号sense与扫描晶体管sct一起导通，使得提供至基准线rl的基准电压vref通过导通的感测晶体管sent传送至与驱动晶体管dt的源极节点对应的第二节点n2。
[0212]
当根据2h交叠驱动对设置在子像素行r(n+3)中的第一子像素spa执行图像数据写入操作时，可对设置在随后子像素行r(n+4)中的第二子像素spb执行预充电驱动。
[0213]
就是说，当对设置在子像素行r(n+3)中的第一子像素spa执行图像数据写入操作时，导通电平电压的扫描信号scan施加至设置在随后子像素行r(n+4)中的第二子像素spb，并且提供至数据线dl的图像数据电压vdata作为预充电电压通过导通的扫描晶体管sct施加至第一节点n1，即第二子像素spb的驱动晶体管dt的栅极节点。
[0214]
此时，设置在子像素行r(n+4)中的第二子像素spb中包括的感测晶体管sent通过具有导通电平电压的感测信号sense与扫描晶体管sct一起导通，使得提供至基准线rl的基准电压vref通过导通的感测晶体管sent传送至与驱动晶体管dt的源极节点对应的第二节点n2。
[0215]
当对设置在子像素行r(n+3)中的第一子像素spa执行图像数据写入操作时，提供至第一子像素spa的电流id和提供至第二子像素spb的电流id的组合电流2id流经基准线rl。
[0216]
因此，设置在基准线rl中的线电容器可被流经基准线rl的电流2id充电，由此增加基准线rl的电压。基准线rl的增加的电压可通过设置在子像素行r(n+3)中的第一子像素spa中的导通的感测晶体管sent传送至第一子像素spa中的驱动晶体管dt的第二节点n2，与此同时，基准线rl的增加的电压可通过设置在子像素行r(n+4)中的第二子像素spb中的导通的感测晶体管sent传送至第二子像素spb中的驱动晶体管dt的第二节点n2。
[0217]
因此，设置在被执行图像数据写入操作的子像素行r(n+3)中的第一子像素spa中的驱动晶体管dt的第二节点n2的电压vgs增加。
[0218]
同时，在设置在子像素行r(n+3)中的第一子像素spa的图像数据写入操作之后，可对设置在子像素行r(n+4)中的第二子像素spb执行图像数据写入操作。
[0219]
当对设置在子像素行r(n+4)中的第二子像素spb执行图像数据写入操作时，设置在子像素行r(n+4)中的第二子像素spb中包括的扫描晶体管sct通过具有导通电平电压的扫描信号scan导通。因此，提供至数据线dl的图像数据电压vdata通过导通的扫描晶体管sct传送至与驱动晶体管dt的栅极节点对应的第一节点n1。
[0220]
此时，设置在子像素行r(n+4)中的第二子像素spb中包括的感测晶体管sent通过具有导通电平电压的感测信号sense与扫描晶体管sct一起导通，使得提供至基准线rl的基准电压vref通过导通的感测晶体管sent传送至与驱动晶体管dt的源极节点对应的第二节点n2。
[0221]
在对设置在子像素行r(n+4)中的第二子像素spb执行图像数据写入操作的同时不对设置在随后子像素行r(n+5)中的第三子像素spc执行预充电驱动，因为对设置在子像素行r(n+4)中的第二子像素spb执行图像数据写入操作的时段对应于紧接在执行伪数据插入驱动之前的时段。
[0222]
因此，当对设置在子像素行r(n+4)中的第二子像素spb执行图像数据写入操作时，仅从第二子像素spb提供的电流id流经基准线rl。
[0223]
因此，在紧接在执行伪数据插入驱动之前被执行图像数据写入操作而没有执行交叠驱动的子像素行r(n+4)中设置的第二子像素spb中的驱动晶体管dt的第二节点n2的电压vgs增加。然而，由于流经基准线rl的电流的减小导致的基准线rl的电压的增加量减小，在紧接在伪数据插入驱动之前没有执行交叠驱动的子像素行r(n+4)的第二子像素spb中的驱动晶体管dt的第二节点n2的电压的增加量小于被正常执行交叠驱动的子像素行r(n+3)中设置的第一子像素spa中的驱动晶体管dt的第二节点n2的电压的增加量。
[0224]
因此，在紧接在根据伪数据插入驱动向数据线dl施加伪数据电压vfake之前(就是说，在紧接在伪数据插入驱动之前)，设置在子像素行r(n+4)中的第二子像素spb中的驱动晶体管dt的第一节点n1与第二节点n2之间的电位差增加。
[0225]
上述电位差vgs的增加可导致在显示区域a/a中在紧接在伪数据插入驱动之前被执行图像数据写入操作的子像素行(例如，r(n+4)、r(n+12)、r(n+20)等)中显示出亮线700。下面将详细描述防止这种现象的高级(advanced)交叠驱动方法。
[0226]
下文中，为了解释高级交叠驱动方法，将优先描述在显示面板110上布置子像素sp和信号线scl、senl、dl和rl的示例。
[0227]
图9是图解根据本发明实施方式的显示装置100的显示面板110上布置的子像素sprc(r＝1至6，c＝1至4)和信号线sclr、senlr、dlc和rl(r＝1至6，c＝1至4)的示例的示图。
[0228]
参照图9，在显示面板110上可以以6行4列布置24个子像素sprc(r＝1至6，c＝1至4)。就是说，在显示面板110上以六个子像素行r(n+1)、r(n+2)、
…
和r(n+6)布置24个子像素sprc(r＝1至6，c＝1至4)。
[0229]
参照图9，可在六个子像素行r(n+1)、r(n+2)、
…
和r(n+6)中与之对应地布置六条扫描信号线sclr(r＝1至6)。可在六个子像素行r(n+1)、r(n+2)、
…
和r(n+6)中与之对应地布置六条感测信号线senlr(r＝1至6)。
[0230]
六条扫描信号线sclr(r＝1至6)向六个子像素行r(n+1)、r(n+2)、
…
和r(n+6)提供扫描信号scanr(r＝1至6)。六条感测信号线senlr(r＝1至6)向六个子像素行r(n+1)、r(n+2)、
…
和r(n+6)提供感测信号senser(r＝1至6)。
[0231]
根据上面参照图5和图6描述的交叠驱动，提供至同一子像素行的两个栅极信号scan和sense具有相同时序的导通电平电压的区间。
[0232]
例如，在第一子像素行r(n+1)中，提供至第一扫描信号线scl1的第一扫描信号scan1和提供至第一感测信号线senl1的第一感测信号sense1具有相同时序的导通电平电压的区间。另外，在第二子像素行r(n+2)中，提供至第二扫描信号线scl2的第二扫描信号scan2和提供至第二感测信号线senl2的第二感测信号sense2具有相同时序的导通电平电压的区间。此外，在第三子像素行r(n+3)中，提供至第三扫描信号线scl3的第三扫描信号scan3和提供至第三感测信号线senl3的第三感测信号sense3具有相同时序的导通电平电
压的区间。
[0233]
根据下文描述的高级交叠驱动，提供至同一子像素行的两个栅极信号scan和sense可具有不同时序的导通电平电压的区间。
[0234]
参照图9，四条数据线dlc(c＝1至4)可分别布置在四个子像素列中。
[0235]
参照图9，单条基准线rl可向布置在四个子像素列中的子像素提供基准电压vref。就是说，四个子像素列可共用一条基准线rl。
[0236]
将基于或者依照图9中的子像素sprc(r＝1至6，c＝1至4)和信号线sclr、senlr、dlc和rl(r＝1至6，c＝1至4)的布置给出以下的描述和附图。
[0237]
图10是根据本发明实施方式的显示装置100的高级交叠驱动的驱动时序图。
[0238]
参照图10，多个子像素sp可包括：第一子像素sp1，第一子像素sp1连接至用于传送第一扫描信号scan1的第一扫描信号线scl1和用于传送第一感测信号sense1的第一感测信号线senl1；第二子像素sp2，第二子像素sp2连接至用于传送第二扫描信号scan2的第二扫描信号线scl2和用于传送第二感测信号sense2的第二感测信号线senl2；第三子像素sp3，第三子像素sp3连接至用于传送第三扫描信号scan3的第三扫描信号线scl3和用于传送第三感测信号sense3的第三感测信号线senl3；等等。
[0239]
在图10中，第一子像素sp1代表图9中布置在第一子像素行r(n+1)中的子像素sprc(r＝1，c＝1至4)。在图10中，第二子像素sp2代表图9中布置在第二子像素行r(n+2)中的子像素sprc(r＝2，c＝1至4)。在图10中，第三子像素sp3代表图9中布置在第三子像素行r(n+3)中的子像素sprc(r＝3，c＝1至4)。
[0240]
据此，第一子像素sp1、第二子像素sp2和第三子像素sp3沿列方向依次布置。
[0241]
参照图9和图10，多条扫描信号线scl可包括分别与依次布置在显示面板110上的第一子像素sp1、第二子像素sp2和第三子像素sp3对应的第一扫描信号线scl1、第二扫描信号线scl2和第三扫描信号线scl3。
[0242]
参照图9和图10，多条感测信号线senl可包括分别与依次布置在显示面板110上的第一子像素sp1、第二子像素sp2和第三子像素sp3对应的第一感测信号线senl1、第二感测信号线senl2和第三感测信号线senl3。
[0243]
第一子像素sp1、第二子像素sp2和第三子像素sp3中包括的感测晶体管sent的漏极节点(或源极节点)可电连接至同一基准线rl。
[0244]
参照图10，根据本发明实施方式的显示装置100可执行高级交叠驱动，以控制两个相邻子像素行的每一个的驱动时段的时序，由此控制两个相邻子像素行的驱动时段彼此交叠的时序或图案。
[0245]
参照图10，根据本发明实施方式的显示装置100执行高级交叠驱动，由此控制提供至一个子像素行的两个栅极信号，即扫描信号scan和感测信号sense的每一个的导通电平电压的区间的时序。
[0246]
参照图10，根据高级交叠驱动，提供至同一子像素行的两个栅极信号scan和sense可具有彼此不同时序的导通电平电压的区间。
[0247]
例如，在高级交叠驱动期间，关于第一子像素行r(n+1)，提供至第一扫描信号线scl1的第一扫描信号scan1和提供至第一感测信号线senl1的第一感测信号sense1不具有相同时序的导通电平电压的区间。
[0248]
另外，在高级交叠驱动期间，关于第二子像素行r(n+2)，提供至第二扫描信号线scl2的第二扫描信号scan2和提供至第二感测信号线senl2的第二感测信号sense2不具有相同时序的导通电平电压的区间。
[0249]
另外，在高级交叠驱动期间，关于第三子像素行r(n+3)，提供至第三扫描信号线scl3的第三扫描信号scan3和提供至第三感测信号线senl3的第三感测信号sense3不具有相同时序的导通电平电压的区间。
[0250]
下文中，将详细描述用于高级交叠驱动的扫描信号scan1、scan2和scan3以及感测信号sense1、sense2和sense3的特征。
[0251]
参照图10，在根据本发明实施方式的显示装置100中，第一栅极驱动电路130向布置在显示面板110上的多条扫描信号线scl1、scl2和scl3依次提供具有导通电平电压的区间的扫描信号scan1、scan2和scan3。
[0252]
在扫描晶体管sct是n型晶体管(具有n型沟道的晶体管)的情况下，如图10中所示，扫描信号scan1、scan2和scan3的导通电平电压的区间可以是高电平电压区间，扫描信号scan1、scan2和scan3的截止电平电压的区间可以是低电平电压区间。
[0253]
在扫描晶体管sct是p型晶体管(具有p型沟道的晶体管)的情况下，扫描信号scan1、scan2和scan3的导通电平电压的区间可以是低电平电压区间，扫描信号scan1、scan2和scan3的截止电平电压的区间可以是高电平电压区间。
[0254]
参照图10，在根据本发明实施方式的显示装置100中，第二栅极驱动电路140向布置在显示面板110上的多条感测信号线senl1、senl2和senl3依次提供具有导通电平电压的区间的感测信号sense1、ssense2和sense3。
[0255]
在感测晶体管sent是n型晶体管(具有n型沟道的晶体管)的情况下，如图10中所示，感测信号sense1、ssense2和sense3的导通电平电压的区间可以是高电平电压区间，感测信号sense1、ssense2和sense3的截止电平电压的区间可以是低电平电压区间。
[0256]
在感测晶体管sent是p型晶体管(具有p型沟道的晶体管)的情况下，感测信号sense1、ssense2和sense3的导通电平电压的区间可以是低电平电压区间，感测信号sense1、ssense2和sense3的截止电平电压的区间可以是高电平电压区间。
[0257]
参照图10，根据本发明实施方式的显示装置100的第一栅极驱动电路130可向第一扫描信号线scl1提供具有导通电平电压区间的第一扫描信号scan1，第一扫描信号线scl1电连接至多个子像素sp中包括的第一子像素sp1中的扫描晶体管sct的栅极节点。
[0258]
参照图10，根据本发明实施方式的显示装置100的第二栅极驱动电路140可向第一感测信号线senl1提供具有导通电平电压区间的第一感测信号sense1，第一感测信号线senl1电连接至第一子像素sp1中的感测晶体管sent的栅极节点，第一感测信号sense1的导通电平电压区间从第一扫描信号scan1的导通电平电压区间延迟了预定感测移位时间tshift/sen。
[0259]
第一感测信号sense1的导通电平电压区间的时序可从第一扫描信号scan1的导通电平电压区间延迟预定感测移位时间tshift/sen。
[0260]
第一扫描信号scan1预先具有导通电平电压，因而扫描晶体管sct被充分导通，从而执行对图像数据电压vdata的编程。另外，尽管第一感测信号sense1的导通电平电压的区间延迟了，但感测晶体管sent可通过驱动时序的控制和感测晶体管sent的沟道的扩展来增
加充电速度。由此，能够提高充电性能。
[0261]
参照图10，第一感测信号sense1的导通电平电压的区间可包括第一感测信号sense1的导通电平电压区间与第一扫描信号scan1的导通电平电压区间交叠的时段op、以及第一感测信号sense1的导通电平电压区间不与第一扫描信号scan1的导通电平电压区间交叠的时段nop。
[0262]
参照图10，第一感测信号sense1的导通电平电压区间与第一扫描信号scan1的导通电平电压区间交叠的时段可对应于将第一子像素sp1编程的时间。将第一子像素sp1“编程(programming)”可指相应的图像数据被编程到第一子像素sp1上，并且可指第一子像素sp1中的电容器cst被图像数据电压vdata充电至期望值。
[0263]
第一感测信号sense1的导通电平电压区间与第一扫描信号scan1的导通电平电压区间交叠的时段可对应于图像数据被编程到第一子像素sp1上的编程时段tprog。
[0264]
参照图10，第一感测信号sense1的导通电平电压区间的起点可从第一扫描信号scan1的导通电平电压区间的起点延迟了感测移位时间tshift/sen。
[0265]
例如，预定感测移位时间tshift/sen可对应于第一扫描信号scan1的导通电平电压区间的1/2。
[0266]
参照图10，例如，第一感测信号sense1的导通电平电压区间和第一扫描信号scan1的导通电平电压区间具有相同的时长。
[0267]
因此，预定感测移位时间tshift/sen可对应于第一感测信号sense1的导通电平电压区间的1/2。
[0268]
在这种情况下，第一感测信号sense1的导通电平电压区间与第一扫描信号scan1的导通电平电压区间交叠的时段可等于感测移位时间tshift/sen。
[0269]
第一子像素sp1的编程时段tprog可等于感测移位时间tshift/sen。
[0270]
参照图10，第二扫描信号scan2与第二感测信号sense2之间的关系及其特征与上述的第一扫描信号scan1与第一感测信号sense1之间的关系及其特征相同。第三扫描信号scan3与第三感测信号sense3之间的关系及其特征与上述的第一扫描信号scan1与第一感测信号sense1之间的关系及其特征相同。
[0271]
参照图10，在具有导通电平电压的第二扫描信号scan2提供至第二子像素sp2中的扫描晶体管sct的栅极节点时并且在具有导通电平电压的第二感测信号sense2提供至第二子像素sp2中的感测晶体管sent的栅极节点时，可存在第一子像素sp1中的感测晶体管sent和第三子像素sp3中的感测晶体管sent同时截止的时序prog2。
[0272]
换句话说，在第二扫描信号scan2的高电平电压的区间与第二感测信号sense2的高电平电压的区间交叠的时段期间可存在第一子像素sp1中的感测晶体管sent和第三子像素sp3中的感测晶体管sent同时截止的时序prog2。
[0273]
参照图10，第一感测信号sense1的导通电平电压的区间可从第一扫描信号scan1的导通电平电压的区间延迟了感测移位时间tshift/sen。第一感测信号sense1的导通电平电压的区间可与第一扫描信号scan1的导通电平电压的区间交叠预定编程时段tprog。
[0274]
参照图10，第二感测信号sense2的导通电平电压的区间可从第二扫描信号scan2的导通电平电压的区间延迟了感测移位时间tshift/sen。第二感测信号sense2的导通电平电压的区间可与第二扫描信号scan2的导通电平电压的区间交叠了编程时段tprog。
[0275]
参照图10，第二扫描信号scan2的导通电平电压的区间可与第一扫描信号scan1的导通电平电压的区间交叠。第二扫描信号scan2的导通电平电压的区间可从第一感测信号sense1的导通电平电压的区间延迟了预定扫描移位时间tshift/scan。
[0276]
参照图10，第二感测信号sense2的导通电平电压的区间可不与第一扫描信号scan1的导通电平电压的区间交叠。
[0277]
参照图10，在第二扫描信号scan2的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠的时段期间，第三感测信号sense3可具有截止电平电压。
[0278]
在第二子像素sp2的编程时段tprog期间第三感测信号sense3可具有截止电平电压。
[0279]
在第二扫描信号scan2的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠的时段结束之前，第一感测信号sense1可从导通电平电压切换为截止电平电压。
[0280]
根据上面的描述，第一感测信号sense1和第三感测信号sense3二者可在第二扫描信号scan2的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠的时段(即，第二子像素sp2的编程时段tprog)中的某一点prog2处具有截止电平电压。
[0281]
就是说，第一子像素sp1中的感测晶体管sent和第三子像素sp3中的感测晶体管sent二者可在第二扫描信号scan2的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠的时段(即，第二子像素sp2的编程时段tprog)中的某一点prog2处为截止状态。
[0282]
因此，在第二子像素sp2是要被执行编程的目标的情况下，驱动晶体管dt的第二节点n2和基准线rl通过第一至第三子像素sp1、sp2和sp3之中的正被执行编程的第二子像素sp2中的导通的感测晶体管sent彼此电连接。
[0283]
此时，由于第一至第三子像素sp1、sp2和sp3之中的靠近正被执行编程的第二子像素sp2设置的第一子像素sp1中的感测晶体管sent处于截止状态，因此驱动晶体管dt的第二节点n2和基准线rl彼此不电连接。同样，由于第一至第三子像素sp1、sp2和sp3之中的靠近正被执行编程的第二子像素sp2设置的第三子像素sp3中的感测晶体管sent处于截止状态，因此驱动晶体管dt的第二节点n2和基准线rl彼此不电连接。
[0284]
第一扫描信号scan1的导通电平电压的区间的后部与第二扫描信号scan2的导通电平电压的区间的前部交叠。
[0285]
第一感测信号sense1的导通电平电压的区间的后部与第二感测信号sense2的导通电平电压的区间的前部交叠。
[0286]
第一感测信号sense1的导通电平电压的区间和第二扫描信号scan2的导通电平电压的区间彼此很大程度地交叠。
[0287]
根据图10中的示例，1h对应于一个水平时间。第一扫描信号scan1、第二扫描信号scan2和第三扫描信号scan3的导通电平电压的区间是1.6h。第一感测信号sense1、第二感测信号sense2和第三感测信号sense3的导通电平电压的区间是1.6h。
[0288]
预定感测移位时间tshift/sen是0.8h。在从第一扫描信号scan1的导通电平电压的区间延迟了与感测移位时间tshift/sen对应的0.8h时第一感测信号sense1的导通电平电压的区间开始。
[0289]
第一扫描信号scan1的导通电平电压的区间与第一感测信号sense1的导通电平电压的区间交叠的时段是0.8h。第一子像素sp1的编程时段tprog是0.8h。
[0290]
在从第二扫描信号scan2的导通电平电压的区间延迟了与感测移位时间tshift/sen对应的0.8h时第二感测信号sense2的导通电平电压的区间开始。
[0291]
第二扫描信号scan2的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠的时段是0.8h。第二子像素sp2的编程时段tprog是0.8h。
[0292]
在从第三扫描信号scan3的导通电平电压的区间延迟了与感测移位时间tshift/sen对应的0.8h时第三感测信号sense3的导通电平电压的区间开始。
[0293]
第三扫描信号scan3的导通电平电压的区间与第三感测信号sense3的导通电平电压的区间交叠的时段是0.8h。第三子像素sp3的编程时段tprog是0.8h。
[0294]
预定扫描移位时间tshift/scan是0.2h。第二扫描信号scan2的导通电平电压的区间从第一感测信号sense1的导通电平电压的区间延迟了与预定扫描移位时间tshift/scan对应的0.2h。
[0295]
第一扫描信号scan1的导通电平电压的区间与第二扫描信号scan2的导通电平电压的区间交叠了0.6h。第一感测信号sense1的导通电平电压的区间与第二感测信号sense2的导通电平电压的区间交叠0.6h。
[0296]
当第一感测信号sense1的导通电平电压的区间是1.6h并且第二扫描信号scan2的导通电平电压的区间是1.6h时，第一感测信号sense1的导通电平电压的区间与第二扫描信号scan2的导通电平电压的区间交叠的时段是1.4h。因此，第一感测信号sense1的导通电平电压的区间与第二扫描信号scan2的导通电平电压区间交叠的时段(1.4h)的量占每个区间(1.6h)的总时段的87.5％(＝1.4/1.6)。
[0297]
图11是在根据本发明实施方式的显示装置100执行黑数据插入驱动和高级交叠驱动的情况下的驱动时序图。图12是图解在第三子像素3的编程时序时第三子像素sp3和与之相邻的子像素sp2和sp4的状态的示图。图13是图解在开始黑数据插入驱动之前在第四子像素sp4的编程时序时第四子像素sp4和与之相邻的子像素sp3和sp5的状态的示图。图14是图解在黑数据插入驱动结束之后在第五子像素sp5的编程时序时第五子像素sp5和与之相邻的子像素sp4和sp6的状态的示图。
[0298]
参照图11，多个子像素sp可包括：第四子像素sp4，第四子像素sp4连接至用于传送第四扫描信号scan4的第四扫描信号线scl4和用于传送第四感测信号sense4的第四感测信号线senl4；第五子像素sp5，第五子像素sp5连接至用于传送第五扫描信号scan5的第五扫描信号线scl5和用于传送第五感测信号sense5的第五感测信号线senl5；第六子像素sp6，第六子像素sp6连接至用于传送第六扫描信号scan6的第六扫描信号线scl6和用于传送第六感测信号sense6的第六感测信号线senl6；等等。
[0299]
在图11中，第四子像素sp4代表图9中布置在第四子像素行r(n+4)中的子像素sprc(r＝4，c＝1至4)。在图11中，第五子像素sp5代表图9中布置在第五子像素行r(n+5)中的子像素sprc(r＝5，c＝1至4)。在图11中，第六子像素sp6代表图9中布置在第六子像素行r(n+6)中的子像素sprc(r＝6，c＝1至4)。
[0300]
参照图11，第四感测信号sense4在第三扫描信号scan3的导通电平电压的区间与第三感测信号sense3的导通电平电压的区间交叠的时段(即，第三子像素sp3的编程时段
tprog)期间具有截止电平电压。
[0301]
在第三扫描信号scan3的导通电平电压的区间与第三感测信号sense3的导通电平电压的区间交叠的时段(即，第三子像素sp3的编程时段tprog)结束之前的时序prog3处，第二感测信号sense2从导通电平电压切换为截止电平电压。
[0302]
参照图12，第三子像素sp3中的扫描晶体管sct和感测晶体管sent二者在第三扫描信号scan3的导通电平电压的区间与第三感测信号sense3的导通电平电压的区间交叠的第三子像素sp3的编程时段tprog期间处于导通状态。
[0303]
在第三子像素sp3的编程时段tprog期间，第三子像素sp3中的驱动晶体管dt的第二节点n2通过导通的感测晶体管sent电连接至基准线rl。
[0304]
在第三子像素sp3的编程时段tprog期间，第四子像素sp4中的感测晶体管sent可通过截止电平电压的第四感测信号sense4处于截止状态。因此，通过导通的感测晶体管sent与第三子像素sp3中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第四子像素sp4影响。
[0305]
在第三子像素sp3的编程时段tprog的时序prog3处，第二子像素sp2中的感测晶体管sent可通过具有截止电平电压的第二感测信号sense2处于截止状态。因此，通过导通的感测晶体管sent与第三子像素sp3中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第二子像素sp4影响。
[0306]
根据上述高级交叠驱动，由于在第三子像素sp3的编程时段tprog期间存在与第三子像素sp3相邻的子像素sp2和sp4中的全部感测晶体管sent都截止的时序prog3，因此第三子像素sp3可不受相邻的子像素sp2和sp4影响，并且可执行正常编程操作，由此发射期望亮度的光。
[0307]
参照图11，第五感测信号sense5在第四扫描信号scan4的导通电平电压的区间与第四感测信号sense4的导通电平电压的区间交叠的时段(即，第四子像素sp4的编程时段tprog)期间具有截止电平电压。
[0308]
在第四扫描信号scan4的导通电平电压的区间与第四感测信号sense4的导通电平电压的区间交叠的时段(即，第四子像素sp4的编程时段tprog)结束之前的时序prog4处，第三感测信号sense3从导通电平电压切换为截止电平电压。
[0309]
参照图13，第四子像素sp4中的扫描晶体管sct和感测晶体管sent二者在第四子像素sp4的编程时段tprog期间处于导通状态，其中第四子像素sp4的编程时段tprog对应于第四扫描信号scan4的导通电平电压的区间与第四感测信号sense4的导通电平电压的区间交叠的时段。
[0310]
在第四子像素sp4的编程时段tprog期间，第四子像素sp4中的驱动晶体管dt的第二节点n2通过导通的感测晶体管sent电连接至基准线rl。
[0311]
在第四子像素sp4的编程时段tprog期间，第五子像素sp5中的感测晶体管sent可通过具有截止电平电压的第五感测信号sense5处于截止状态。因此，通过导通的感测晶体管sent与第四子像素sp4中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第五子像素sp5影响。
[0312]
在第四子像素sp4的编程时段tprog的时序prog4处，第三子像素sp3中的感测晶体管sent可通过具有截止电平电压的第三感测信号sense3处于截止状态。因此，通过导通的
感测晶体管sent与第四子像素sp4中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第三子像素sp3影响。
[0313]
根据上述高级交叠驱动，由于在第四子像素sp4的编程时段tprog期间存在与第四子像素sp4相邻的子像素sp3和sp5中的全部感测晶体管sent都截止的时序prog4，因此第四子像素sp4可执行正常编程操作而不受相邻的子像素sp3和sp5影响，由此发射期望亮度的光。
[0314]
参照图11，第六感测信号sense6在第五扫描信号scan5的导通电平电压的区间与第五感测信号sense5的导通电平电压的区间交叠的时段(即，第五子像素sp5的编程时段tprog)期间具有截止电平电压。
[0315]
在第五扫描信号scan5的导通电平电压的区间与第五感测信号sense5的导通电平电压的区间交叠的时段(即，第五子像素sp5的编程时段tprog)结束之前的时序prog5处，第四感测信号sense4从导通电平电压切换为截止电平电压。
[0316]
参照图14，第五子像素sp5中的扫描晶体管sct和感测晶体管sent二者在第五子像素sp5的编程时段tprog期间处于导通状态，其中第五子像素sp5的编程时段tprog对应于第五扫描信号scan5的导通电平电压的区间与第五感测信号sense5的导通电平电压的区间交叠的时段。
[0317]
在第五子像素sp5的编程时段tprog期间，第五子像素sp5中的驱动晶体管dt的第二节点n2通过导通的感测晶体管sent电连接至基准线rl。
[0318]
在第五子像素sp5的编程时段tprog期间，第六子像素sp6中的感测晶体管sent可通过具有截止电平电压的第六感测信号sense6处于截止状态。因此，通过导通的感测晶体管sent与第五子像素sp5中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第六子像素sp6影响。
[0319]
在第五子像素sp5的编程时段tprog的时序prog5处，第四子像素sp4中的感测晶体管sent可通过具有截止电平电压的第四感测信号sense4处于截止状态。因此，通过导通的感测晶体管sent与第五子像素sp5中的驱动晶体管dt的第二节点n2电连接的基准线rl不受第四子像素sp4影响。
[0320]
根据上述高级交叠驱动，由于在第五子像素sp5的编程时段tprog期间存在与第五子像素sp5相邻的子像素sp4和sp6中的全部感测晶体管sent都截止的时序prog5，因此第五子像素sp5可执行正常编程操作而不受相邻的子像素sp4和sp6影响，由此发射期望亮度的光。
[0321]
参照图11，在向第四扫描信号线scl4提供具有导通电平电压的第四扫描信号scan4的时段与向第五扫描信号线scl5提供具有导通电平电压的第五扫描信号scan5的时段之间的伪数据插入(fdi)驱动时段期间，可向布置在k(k是1或更大的自然数)个子像素线(子像素行)中的子像素sp提供与实际图像数据电压vdata不同的伪数据电压vfake。
[0322]
在此，伪数据插入(fdi)例如也被称为插入黑数据的“黑数据插入(bdi)”。
[0323]
将以上归纳来说，在向多条扫描信号线中的第i条扫描信号线提供具有导通电平电压的第i个扫描信号scan(“i”是1或更大的自然数)的时段与向多条扫描信号线中的第(i+1)条扫描信号线提供具有导通电平电压的第(i+1)个扫描信号scan的时段之间的伪数据插入(fdi)驱动时段期间，可向布置在k(“k”是1或更大的自然数)个子像素线(子像素行)中
的子像素sp提供与实际图像数据电压vdata不同的伪数据电压vfake。
[0324]
参照图11，数据驱动电路120可在第四扫描信号scan4的导通电平电压的区间与第五扫描信号scan5的导通电平电压的区间之间的伪数据插入驱动时段tfdi期间向多条数据线dl的全部或一部分输出与实际图像数据电压vdata不同的伪数据电压vfake。
[0325]
可向布置在k(k是1或更大的自然数)个子像素线(子像素行)中的子像素sp提供伪数据电压vfake。
[0326]
例如，伪数据电压vfake可以是黑数据电压vblack、低灰度级数据电压等。在伪数据电压vfake是黑数据电压vblack的情况下，伪数据插入(fdi)驱动被称为“黑数据插入(bdi)驱动”。
[0327]
参照图11，在伪数据插入驱动时段tfdi之后可跟随预充电驱动时段tpc。
[0328]
参照图11，数据驱动电路120可在伪数据插入驱动时段tfdi期间输出伪数据电压vfake之后的预充电驱动时段tpc期间，向多条数据线dl的全部或一部分输出预充电数据电压vpre。
[0329]
参照图11，在数据驱动电路120开始输出预充电数据电压vpre的时间之后，第一栅极驱动电路130可向第五扫描信号线scl5提供具有导通电平电压的第五扫描信号scan5。
[0330]
在数据驱动电路120输出预充电数据电压vpre的时段(即，预充电驱动时段tpc)之后，可跟随第五扫描信号scan5的导通电平电压的区间与第五感测信号sense5的导通电平电压的区间交叠的时段(即，第五子像素sp5的编程时段)。
[0331]
图15是图解根据本发明实施方式的显示装置100的伪数据插入驱动(例如黑数据插入驱动)的示图。
[0332]
参照图15，在伪数据插入驱动时段tfdi期间用于伪数据插入的伪数据电压vfake施加至k个子像素行中的驱动晶体管dt的第一节点n1。
[0333]
因此，当数据驱动电路120输出伪数据电压vfake时，k个子像素行中的全部扫描晶体管sct处于导通状态，并且除k个子像素行之外的其余子像素行中的全部扫描晶体管sct处于截止状态。
[0334]
当数据驱动电路120输出伪数据电压vfake时，包括k个子像素行和其余子像素行的全部子像素sp中的全部感测晶体管sent处于截止状态。
[0335]
换句话说，在数据驱动电路120输出伪数据电压vfake时的伪数据插入驱动时段tfdi期间，第一栅极驱动电路130可向多条扫描信号线scl之中的与k个子像素线对应的k条扫描信号线输出具有导通电平电压的扫描信号，并且可向其余扫描信号线输出具有截止电平电压的扫描信号。第二栅极驱动电路140可向多条感测信号线senl的全部输出具有截止电平电压的感测信号。
[0336]
图16是图解根据本发明实施方式的显示装置100的预充电驱动的示图。
[0337]
参照图16，在数据驱动电路120输出预充电数据电压vpre时的预充电驱动时段tpc期间，第一栅极驱动电路130可向多条扫描信号线scl的全部输出具有截止电平电压的扫描信号scan，并且第二栅极驱动电路140可向多条感测信号线senl的全部输出具有截止电平电压的感测信号sense。
[0338]
在预充电驱动时段tpc期间，预充电数据电压vpre仅施加至多条数据线dl，而不是多个子像素sp。
[0339]
换句话说，在预充电驱动时段tpc期间，预充电数据电压vpre仅施加至多条数据线dl，并不施加至多个子像素sp的每一个的驱动晶体管dt的第一节点n1。
[0340]
图17是图解在根据本发明实施方式的显示装置100的预充电驱动中使用的预充电数据电压vpre的设定范围的示图。
[0341]
另外，参照图17，在预充电驱动时段tpc期间施加至一条或多条数据线dl的预充电数据电压vpre可以是以下之一：在输出预充电数据电压vpre之前输出的第一图像数据电压vdata1、在输出预充电数据电压vpre之后输出的第二图像数据电压vdata2、伪数据电压vfake、以及在第一图像数据电压vdata1和第二图像数据电压vdata2中的较高电压与伪数据电压vfake之间的电压。
[0342]
参照图17，可在伪数据电压vfake是下限值并且第一图像数据电压vdata1和第二图像数据电压vdata2中的较高电压是上限值的设定范围内设定预充电数据电压vpre。
[0343]
图18是图解根据本发明实施方式的显示装置100的扫描晶体管sct的示图，图19是图解根据本发明实施方式的显示装置100的感测晶体管sent的示图。还将参照图2中所示的子像素sp的电路图。
[0344]
参照图18，扫描晶体管sct可包括：第一扫描图案1810，第一扫描图案1810用作扫描晶体管sct的漏极节点(或源极节点)并且电连接至数据线dl；第二扫描图案1820，第二扫描图案1820用作扫描晶体管sct的源极节点(或漏极节点)并且电连接至驱动晶体管dt的第一节点n1；栅极电极1800，栅极电极1800在其一侧通过接触孔cnt连接至第一扫描图案1810并且在其相对侧连接至第二扫描图案1820或与第二扫描图案1820集成在一起，由此将第一扫描图案1810电连接至第二扫描图案1820；等等。
[0345]
扫描信号线scl可布置成与扫描晶体管sct的栅极电极1800交叠。扫描晶体管sct的栅极电极1800中的与扫描信号线scl交叠的部分对应于扫描晶体管sct的沟道chc。扫描晶体管sct的沟道chc具有沟道宽度wc和沟道长度lc。
[0346]
扫描晶体管sct中的沟道宽度wc与沟道长度lc的比率wc/lc可确定扫描晶体管sct的沟道chc的特性。扫描晶体管sct中的沟道宽度wc与沟道长度lc的比率wc/lc可确定扫描晶体管sct的开关特性和切换性能。
[0347]
参照图19，感测晶体管sent可包括：第一图案1910，第一图案1910用作感测晶体管sent的漏极节点(或源极节点)并且电连接至基准线rl；第二图案1920，第二图案1920用作感测晶体管sent的源极节点(或漏极节点)并且电连接至驱动晶体管dt的第二节点n2；栅极电极1900，栅极电极1900在其一侧通过接触孔cnt连接至第一图案1910并且在其相对侧通过另一接触孔cnt连接至第二图案1920，由此将第一图案1910连接至第二图案1920；等等。
[0348]
感测信号线senl可布置成与感测晶体管sent的栅极电极1900交叠。感测晶体管sent的栅极电极1900中的与感测信号线senl交叠的部分对应于感测晶体管sent的沟道chs。感测晶体管sent的沟道chs具有沟道宽度ws和沟道长度ls。
[0349]
感测晶体管sent中的沟道宽度ws与沟道长度ls的比率ws/ls可确定感测晶体管sent的沟道chs的特性。感测晶体管sent中的沟道宽度ws与沟道长度ls的比率ws/ls可确定感测晶体管sent的开关特性和切换性能。
[0350]
参照图18和图19，感测晶体管sent的沟道宽度ws与沟道长度ls的比率ws/ls可大于扫描晶体管sct的沟道宽度wc与沟道长度lc的比率wc/lc。
[0351]
根据高级交叠驱动，由于任意一个子像素sp中的感测信号sense的导通电平电压的区间从扫描信号scan的导通电平电压的区间延迟了感测移位时间tshift/sen，为了进行正常充电和正常编程操作，因此需要感测晶体管sent具有比扫描晶体管sct的导通速度更快的导通速度。
[0352]
因此，如上所述，通过将感测晶体管sent的沟道宽度ws与沟道长度ls的比率ws/ls设计为大于扫描晶体管sct的沟道宽度wc与沟道长度lc的比率wc/lc，可在执行上述高级交叠驱动的同时确保存储电容器cst足够的充电时间。因此，能够快速正常地执行相应子像素sp的编程操作。
[0353]
同时，在多个子像素sp包括发射不同光的子像素(例如，发射红色光的子像素、发射绿色光的子像素、发射蓝色光的子像素和发射白色光的子像素)的情况下，发射不同光的各个子像素中的感测晶体管sent的沟道宽度ws与沟道长度ls的比率ws/ls可相同。
[0354]
可选地，发射不同光的四个子像素之中的至少一个子像素中的感测晶体管sent的沟道宽度ws与沟道长度ls的比率ws/ls可与其余子像素中的感测晶体管sent的沟道宽度ws与沟道长度ls的比率ws/ls不同。
[0355]
图20是图解根据本发明实施方式的显示装置100的驱动方法的流程图。
[0356]
参照图20，驱动包括多个子像素sp的显示装置100的方法可包括：步骤s2010，向与多个子像素sp之中的第一子像素sp1中的扫描晶体管sct的栅极节点连接的第一扫描信号线scl1提供具有导通电平电压区间的第一扫描信号scan1；步骤s2020，向与第一子像素sp1中的感测晶体管sense的栅极节点电连接的第一感测信号线senl1提供具有导通电平电压区间的第一感测信号sense1，第一感测信号sense1的导通电平电压区间从第一扫描信号scan1的导通电平电压区间延迟了预定感测移位时间tshift/sen；步骤s2030，向第一扫描信号线scl1提供具有截止电平电压区间的第一扫描信号scan1并且向第一感测信号线senl1提供具有截止电平电压区间的第一感测信号sense1；等等。
[0357]
在步骤s2010中，显示装置100可通过导通的扫描晶体管sct将提供至数据线dl的图像数据电压vdata传送至第一子像素sp1中的驱动晶体管dt的第一节点n1。
[0358]
在步骤s2020中，显示装置100可通过导通的感测晶体管sent将提供至基准线rl的基准电压vref传送至驱动晶体管dt的第二节点n2。
[0359]
在步骤s2030中，驱动晶体管dt的第一节点n1和第二节点n2的电压增加。在此，驱动晶体管dt的第二节点n2可电连接至发光元件el的第一电极。
[0360]
在步骤s2030中，当驱动晶体管dt的第二节点n2的电压增加至具体电平或更高时，电流流到发光元件el，使得发光元件el开始发光。
[0361]
第一感测信号sense1的导通电平电压的区间可包括第一感测信号sense1的导通电平电压的区间与第一扫描信号scan1的导通电平电压区间交叠的时段op、以及第一感测信号sense1的导通电平电压的区间不与第一扫描信号scan1的导通电平电压的区间交叠的时段nop。
[0362]
第一感测信号sense1的导通电平电压区间的起点可从第一扫描信号scan1的导通电平电压区间的起点延迟了感测移位时间tshift/sen，感测移位时间tshift/sen可对应于第一扫描信号scan1的导通电平电压区间的1/2。
[0363]
多个子像素sp可进一步包括第二子像素sp2和第三子像素sp3，并且第一子像素
sp1、第二子像素sp2和第三子像素sp3包括的感测晶体管sent的漏极节点或源极节点可电连接至同一基准线。
[0364]
在具有导通电平电压的第二扫描信号scan2提供至第二子像素sp2中的扫描晶体管sct的栅极节点时并且在具有导通电平电压的第二感测信号sense2提供至第二子像素sp2中的感测晶体管sent的栅极节点时，可存在第一子像素sp1中的感测晶体管sent和第三子像素sp3中的感测晶体管sent同时截止的时序prog2。
[0365]
在向多条扫描信号线中的第i条扫描信号线提供具有导通电平电压的第i个扫描信号(“i”是1或更大的自然数)的时段与向多条扫描信号线中的第(i+1)条扫描信号线提供具有导通电平电压的第(i+1)个扫描信号scan的时段之间的伪数据插入(fdi)驱动时段期间，可向布置在k(“k”是1或更大的自然数)个子像素线(子像素行)中的子像素sp提供与实际图像数据电压vdata不同的伪数据电压vfake。
[0366]
图21是解释在根据本发明实施方式的显示装置100执行伪数据插入驱动和高级交叠驱动的情况下，防止具体行中的亮度缺陷的效果的示图。
[0367]
如上所述，在上面参照图5和图6描述的交叠驱动的情况下，当在交叠驱动期间执行伪数据插入驱动时，可存在具体行亮度现象，其中在紧接在伪数据插入驱动之前子像素行被看到为亮线700。
[0368]
然而，在高级交叠驱动的情况下，即使在交叠驱动期间执行伪数据插入驱动，通过两个栅极信号(扫描信号和感测信号)之中的感测信号的导通电平电压区间被控制为从扫描信号的导通电平电压区间延迟的高级交叠驱动，在紧接在伪数据插入驱动之前交叠驱动的特性也不会变化。就是说，根据高级交叠驱动，被执行编程的全部各个子像素都不受相邻子像素的影响。
[0369]
因此，根据高级交叠驱动，可防止具体行亮度现象，其中在紧接在伪数据插入驱动之前子像素行(例如，第4子像素行、第8子像素行等)被看到为亮线700。
[0370]
图22是图解根据本发明实施方式的栅极驱动电路2200的示图；图23是根据本发明实施方式的用于栅极驱动的驱动时序图；图24是图解根据本发明实施方式的栅极信号输出单元2400的示图。
[0371]
参照图22，根据本发明实施方式的栅极驱动电路2200可包括电平移位器电路2210和栅极信号输出器2220。
[0372]
参照图22，电平移位器电路2210可包括扫描时钟信号产生器2211和感测时钟信号产生器2212。
[0373]
扫描时钟信号产生器2211可接收第一基准扫描时钟信号gclk_sc和第二基准扫描时钟信号mclk_sc，并且可产生并输出多个扫描时钟信号(例如sc_clk1至sc_clk8)。多个扫描时钟信号sc_clk1至sc_clk8可具有以预定时间移位的信号波形。
[0374]
感测时钟信号产生器2212可接收第一基准感测时钟信号gclk_se和第二基准感测时钟信号mclk_se，并且可产生并输出多个感测时钟信号se_clk1至se_clk8。多个感测时钟信号se_clk1至se_clk8可具有以预定时间移位的信号波形。
[0375]
如果栅极驱动电路2200执行n相(n-phase)栅极驱动，则可产生n个扫描时钟信号，并且可产生n个感测时钟信号。例如，如图22所示，如果栅极驱动电路2200执行8相栅极驱动，则可产生8个扫描时钟信号sc_clk1至sc_clk8，并且可产生8个感测时钟信号se_clk1至
se_clk8。
[0376]
参照图22，电平移位器电路2210可进一步包括进位时钟信号产生器2213。
[0377]
参照图22，栅极信号输出器2220可基于多个扫描时钟信号sc_clk1至sc_clk8输出具有导通电平电压区间(interval)的扫描信号scan，并且可基于多个感测时钟信号se_clk1至se_clk8输出具有导通电平电压区间的感测信号sense。
[0378]
参照图22，扫描时钟信号产生器2211可包括扫描逻辑单元logic_sc和扫描电平移位器ls_sc。
[0379]
扫描逻辑单元logic_sc可接收第一基准扫描时钟信号gclk_sc和第二基准扫描时钟信号mclk_sc，并且可产生在第一基准扫描时钟信号gclk_sc的上升时间上升并且在第二基准扫描时钟信号mclk_sc的下降时间下降的扫描时钟信号sc_clk1至sc_clk8。
[0380]
扫描电平移位器ls_sc可改变并输出由扫描逻辑单元logic_sc产生的扫描时钟信号sc_clk1至sc_clk8的电压电平。
[0381]
扫描电平移位器ls_sc可输出扫描时钟信号sc_clk1至sc_clk8。
[0382]
感测时钟信号产生器2212可包括感测逻辑单元logic_se、延迟器件dd和感测电平移位器ls_se。
[0383]
感测逻辑单元logic_se可接收第一基准感测时钟信号gclk_se和第二基准感测时钟信号mclk_se，并且可根据信号控制逻辑产生感测时钟信号se_clk1至se_clk8。
[0384]
根据信号控制逻辑产生的感测时钟信号se_clk1至se_clk8可在第二基准感测时钟信号mclk_se的上升时间而不是第一基准感测时钟信号gclk_se的上升时间上升，并且可在第二基准感测时钟信号mclk_se的下降时间之后下降预定延迟时间tdelay。
[0385]
延迟器件dd可延迟感测时钟信号se_clk1至se_clk8的上升时间，使得感测时钟信号se_clk1至se_clk8可在二基准感测时钟信号mclk_se的上升时间而不是第一基准感测时钟信号gclk_se的上升时间上升。
[0386]
感测电平移位器ls_se可改变并输出由感测逻辑单元logic_se产生的感测时钟信号se_clk1至se_clk8的电压电平。
[0387]
感测电平移位器ls_se可输出感测时钟信号se_clk1至se_clk8，其上升至高电平栅极电压并下降至低电平栅极电压，并且具有从扫描时钟信号sc_clk1至sc_clk8的高电平栅极电压区间延迟了感测移位时间tshift/sen的高电平栅极电压区间。
[0388]
参照图22，例如，延迟器件dd可包括一个或多个电阻器元件。
[0389]
进位时钟信号产生器2213可接收第一基准进位时钟信号gclk_cr和第二基准进位时钟信号mclk_cr，并且可产生并输出多个进位时钟信号cr_clk1至cr_clk8。
[0390]
参照图22，进位时钟信号产生器2213可包括进位逻辑单元logic_cr和进位电平移位器ls_cr。
[0391]
进位时钟信号产生器2213可接收第一基准进位时钟信号gclk_cr和第二基准进位时钟信号mclk_cr，并且可产生在第一基准进位时钟信号gclk_cr的上升时间上升并且在第二基准进位时钟信号mclk_cr的下降时间下降的多个进位时钟信号cr_clk1至cr_clk8。多个进位时钟信号cr_clk1至cr_clk8可具有与多个扫描时钟信号sc_clk1至sc_clk8相同的波形。
[0392]
进位电平移位器ls_cr可改变并输出由进位逻辑单元logic_cr产生的多个进位时
钟信号cr_clk1至cr_clk8的电压电平。
[0393]
进位电平移位器ls_cr可输出上升至高电平栅极电压并下降至低电平栅极电压的多个进位时钟信号cr_clk1至cr_clk8。
[0394]
同时，包括在栅极驱动电路2200中的电平移位器电路2210可实现为单个集成电路芯片。
[0395]
包括在栅极驱动电路2200中的栅极信号输出器2220可实现为一个或多个集成电路芯片。
[0396]
可选地，包括在栅极驱动电路2200中的栅极信号输出器2220可实现为gip(面板内栅极)型。在这种情形下，栅极信号输出器2220可设置在显示面板110的非显示区域(其中布置有被施加扫描信号scan的扫描信号线scl和被施加感测信号sense的感测信号线senl)中。
[0397]
图22中的栅极驱动电路2200可以是通过包括图1所示的第一栅极驱动电路130和第二栅极驱动电路140而实现的电路。
[0398]
下文，将参照图23更详细地描述由扫描时钟信号产生器2211产生的扫描时钟信号sc_clk1至sc_clk8和由感测时钟信号产生器2212产生的感测时钟信号se_clk1至se_clk8的特点。但是，为了便于解释，将基于多个扫描时钟信号sc_clk1至sc_clk8中的一个扫描时钟信号sc_clk、多个感测时钟信号se_clk1至se_clk8中的一个感测时钟信号se_clk、以及多个进位时钟信号cr_clk1至cr_clk8中的一个进位时钟信号cr_clk的例子进行描述。
[0399]
参照图23，在第一基准扫描时钟信号gclk_sc上升并下降之后，第二基准扫描时钟信号mclk_sc可上升并下降。
[0400]
在第一基准感测时钟信号gclk_se上升并下降之后，第二基准感测时钟信号mclk_se可上升并下降。
[0401]
参照图23，感测时钟信号se_clk的高电平栅极电压区间可从扫描时钟信号sc_clk的高电平栅极电压区间延迟了预定感测移位时间tshift/sen。
[0402]
因此，从感测时钟信号se_clk产生的感测信号sense的导通电平电压区间可从由扫描时钟信号sc_clk产生的扫描信号scan的导通电平电压区间延迟了感测移位时间tshift/sen。
[0403]
参照图23，扫描时钟信号产生器2211可产生并输出扫描时钟信号sc_clk，其在第一基准扫描时钟信号gclk_sc的上升时间上升并且在第二基准扫描时钟信号mclk_sc的下降时间下降。
[0404]
感测时钟信号产生器2212可产生并输出感测时钟信号se_clk，其在第二基准感测时钟信号mclk_se的上升时间而不是第一基准感测时钟信号gclk_se的上升时间上升，并且在第二基准感测时钟信号mclk_se的下降时间之后下降了预定延迟时间tdelay。
[0405]
在第一基准感测时钟信号gclk_se的上升时间与第二基准感测时钟信号mclk_se的上升时间之间的时间区间可对应于感测移位时间tshift/sen。
[0406]
参照图23，第一基准感测时钟信号gclk_se的上升时间可与第一基准扫描时钟信号gclk_sc的上升时间相同。
[0407]
为了表示感测时钟信号se_clk的上升时间，第二基准感测时钟信号mclk_se的上升时间可领先第二基准扫描时钟信号mclk_sc的上升时间。
[0408]
参照图23，扫描时钟信号sc_clk和感测时钟信号se_clk彼此交叠的时间长度(例如0.8h)可对应于通过从感测信号sense的导通电平电压区间的时间长度(例如1.6h)减去延迟时间tdelay(例如0.8h)而获得的值。
[0409]
如上所述，栅极信号输出器2220可将扫描信号scan输出至多条扫描信号线scl，并且可将感测信号sense输出至多条感测信号线senl。栅极信号输出器2220可包括对应于多个级的多个栅极信号输出单元2400。
[0410]
参照图24，多个栅极信号输出单元2400的每一个可向一条扫描信号线scl输出扫描信号scan，并且可向一条感测信号线senl输出感测信号sense。
[0411]
多个栅极信号输出单元2400的每一个可包括输出缓存电路2410和控制逻辑电路2420。
[0412]
输出缓存电路2410可包括用于输出第n个扫描信号scan(n)的第一上拉晶体管tu1和第一下拉晶体管td1，可包括用于输出第n个感测信号sense(n)的第二上拉晶体管tu2和第二下拉晶体管td2，并且可包括用于输出第n个进位信号cr(n)的第三上拉晶体管tu3和第三下拉晶体管td3。
[0413]
第一上拉晶体管tu1和第一下拉晶体管td1可串联连接在被施加第n相(phase)扫描时钟信号sc_clk(n)的第一时钟信号节点nh1与被施加栅极基础电压gvss的栅极基础节点nl之间。
[0414]
第一上拉晶体管tu1和第一下拉晶体管td1彼此连接的第一连接点nout1可以是用于输出扫描信号scan的点，并且可以电连接至扫描信号线scl。
[0415]
第二上拉晶体管tu2和第二下拉晶体管td2可串联连接在被施加第n相(phase)感测时钟信号se_clk(n)的第二时钟信号节点nh2与被施加栅极基础电压gvss的栅极基础节点nl之间。
[0416]
第二上拉晶体管tu2和第二下拉晶体管td2彼此连接的第二连接点nout2可以是用于输出感测信号sense的点，并且可以电连接至感测信号线senl。
[0417]
第三上拉晶体管tu3和第三下拉晶体管td3可串联连接在被施加第n相(phase)进位时钟信号cr_clk(n)的第三时钟信号节点nh3与被施加栅极基础电压gvss的栅极基础节点nl之间。
[0418]
第三上拉晶体管tu3和第三下拉晶体管td3彼此连接的第三连接点nout3可以是用于输出第n进位信号cr(n)的点。
[0419]
第n进位信号cr(n)可输入至在图24的栅极信号输出单元2400后面的级(例如第(n+2)级)的栅极信号输出单元2400。
[0420]
第一上拉晶体管tu1的栅极节点可电连接至节点q1。第一上拉晶体管tu1可被控制为根据节点q1的电压导通和截止。
[0421]
第二上拉晶体管tu2的栅极节点可电连接至节点q2。第二上拉晶体管tu2可被控制为根据节点q2的电压导通和截止。
[0422]
第三上拉晶体管tu3的栅极节点可电连接至节点q3。第三上拉晶体管tu3可被控制为根据节点q3的电压导通和截止。
[0423]
第一下拉晶体管td1的栅极节点可电连接至节点qb1。第一下拉晶体管td1可被控制为根据节点qb1的电压导通和截止。
[0424]
第二下拉晶体管td2的栅极节点可电连接至节点qb2。第二下拉晶体管td2可被控制为根据节点qb2的电压导通和截止。
[0425]
第三下拉晶体管td3的栅极节点可电连接至节点qb3。第三下拉晶体管td3可被控制为根据节点qb3的电压导通和截止。
[0426]
控制逻辑电路2420可接收在前级的进位信号cr(n-2)、起始信号vst和复位信号rst，由此控制节点q1、q2和q3的电压并控制节点qb1、qb2和qb3的电压。控制逻辑电路2420可包括多个晶体管和一个或多个电容器。
[0427]
节点q1、q2和q3可以是电隔离的节点。可选地，所有的节点q1、q2和q3可以是电连接的节点。可选地，节点q1和q3可以是电连接的节点，节点q2可以与节点q1和q2电隔离。
[0428]
节点qb1、qb2和qb3可以是电隔离的节点。可选地，所有的节点qb1、qb2和qb3可以是电连接的节点。可选地，节点qb1和qb3可以是电连接的节点，节点qb2可以与节点qb1和qb2电隔离。
[0429]
如果第一上拉晶体管tu1导通，则第一下拉晶体管td1可截止。此时，可根据扫描时钟信号sc_clk(n)通过第一上拉晶体管tu1输出具有导通电平电压区间(例如高电平栅极电压区间)的扫描信号scan。
[0430]
如果第一上拉晶体管tu1截止，则第一下拉晶体管td1可导通。此时，可根据栅极基础电压gvss通过第一下拉晶体管td1输出具有截止电平电压区间(例如低电平栅极电压区间)的扫描信号scan。
[0431]
如果第二上拉晶体管tu2导通，则第二下拉晶体管td2可截止。此时，可根据感测时钟信号se_clk(n)通过第二上拉晶体管tu2输出具有导通电平电压区间(例如高电平栅极电压区间)的感测信号sense。感测信号sense可具有从扫描信号scan的导通电平电压区间移位了感测移位时间tshift/sen的导通电平电压区间。
[0432]
如果第二上拉晶体管tu2截止，则第二下拉晶体管td2可导通。此时，可根据栅极基础电压gvss通过第二下拉晶体管td2输出具有截止电平电压区间(例如低电平栅极电压区间)的感测信号sense。
[0433]
如果第三上拉晶体管tu3导通，则第三下拉晶体管td3可截止。此时，可根据进位时钟信号cr_clk(n)通过第三上拉晶体管tu3输出具有导通电平电压区间(例如高电平栅极电压区间)的进位信号cr(n)。
[0434]
如果第三上拉晶体管tu3截止，则第三下拉晶体管td3可导通。此时，可根据栅极基础电压gvss通过第三下拉晶体管td3输出具有截止电平电压区间(例如低电平栅极电压区间)的进位信号cr(n)。
[0435]
如图23所示,进位信号cr(n)可具有与扫描信号scan相同的信号改变时序。
[0436]
同时，包括在栅极驱动电路2200中的电平移位器电路2210可实现为单个集成电路芯片。
[0437]
包括在栅极驱动电路2200中的栅极信号输出器2220可实现为一个或多个集成电路芯片。
[0438]
可选地，包括在栅极驱动电路2200中的栅极信号输出器2220可实现为gip(面板内栅极)型。在这种情形下，栅极信号输出器2220可设置在显示面板110的非显示区域(其中布置有被施加扫描信号scan的扫描信号线scl和被施加感测信号sense的感测信号线senl)
中。
[0439]
图22中的栅极驱动电路2200可以是通过包括图1所示的第一栅极驱动电路130和第二栅极驱动电路140而实现的电路。
[0440]
根据上述本发明的实施方式，可通过子像素sp的交叠驱动提高充电率来提高图像质量。
[0441]
此外，根据本发明的实施方式，通过在显示的实际图像之间间歇地插入与实际图像不同的伪图像(例如，黑图像、低灰度级图像等)的伪数据插入驱动，防止无法区分图像且图像被拖曳的现象或子像素行之间亮度差的现象，由此可提高图像质量。
[0442]
此外，根据本发明的实施方式，即使在交叠驱动期间执行伪数据插入驱动，也可执行控制，使得通过两个栅极信号(扫描信号scan和感测信号sense)之中的感测信号sense的导通电平电压的电压区间被控制为从扫描信号scan的导通电平电压的电压区间延迟的高级交叠驱动，在紧接在伪数据插入驱动之前交叠驱动的特性不会变化。
[0443]
结果，即使在交叠驱动期间执行伪数据插入驱动，也可防止在紧接在伪数据插入驱动之前在子像素行(例如，第4子像素行、第8子像素行等)中发生图像异常(例如，具体行亮度现象)。
[0444]
此外，本发明的实施方式除了高级交叠驱动之外，还能够通过增加感测晶体管sent的沟道宽度ws与沟道长度ls的比率(ws/ls)来补偿因高级交叠驱动导致的充电时间的减少。
[0445]
已提供了上面的描述以使所属领域技术人员能够获得并使用本发明的技术构思，并且在具体应用及其需求的情况下提供了上面的描述。对上述实施方式的各种修改、增加和替换对于所属领域技术人员来说将是很显然的，在不背离本发明的精神和范围的情况下，在此限定的总体理可应用于其他实施方式和应用。上面的描述和附图仅是为了说明的目的而提供了本发明的技术构思的示例。就是说，公开的实施方式旨在例示说明本发明的技术构思的范围。因而，本发明的范围不限于示出的这些实施方式，而是与权利要求书一致的最宽范围。本发明的保护范围应当基于所附的权利要求书进行解释，其等同范围内的所有技术构思都应当被解释为包括在本发明的范围内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除