一种可低温烧结的ZnO-Bi2O3基低压压敏陶瓷及其制备方法与流程

本发明涉及压敏材料与器件，具体是一种具有低压敏电压和较高非线性系数的zno基压敏陶瓷电阻器及其制备方法。

背景技术：

由于zno压敏电阻器性能优异,具有很高的非线性、大通流能力、较好的温度特性和快响应特性等特点，可广泛应用于信息设备等的芯片与电路保护，市场前景十分广阔。但传统技术制造的直插式zno压敏变阻器因其压敏电压较高(≥70v)，尺寸大，响应速度慢，通流量小，静电容量小，噪声吸收性能不足等弱点，而不能对低压芯片等实施有效保护[肖胜根，甘国友，严继康，“zno压敏电阻器低压化浅谈”，中国陶瓷工业，2006,13[7]:41-44.]。而以多层片式结构制造的zno压敏变阻器具有小型化、轻量化、薄型化、多功能化与组装生产过程自动化的特点，能够满足低压芯片等保护的需求。但多层片式结构制造的zno压敏变阻器伴随许多新工艺新技术，如多层膜片式陶瓷元件瓷料配方组成设计、超细粉体合成、共烧技术等都需进行更深入的研究。该类产品已广泛应用于通讯、计算机、汽车电子、消费类电子产品中。如手机中天线、cpu、电源、按钮部分的esd保护；高频信号传输线的接口如rs-232、rs-423、usb1.1、usb2.0等esd保护及其它半导体芯片的esd保护[王兰义，吕呈祥，景志刚，杜辉，唐国翌，“多层片式压敏电阻器的应用”，传感器与微系统，2006,25[5]:1-4.]。

目前作为生产多层片式压敏电阻器的瓷料体系绝大多数是采用zn-bi系，而内电极浆料体系是采用纯pd或pd30/ag70体系。这两种体系结合的缺点主要有四点：①形成瓷体晶界层的主要材料bi与电极pd起化合和分解反应，带来体积的膨胀与收缩造成内电极和瓷体层热机械性能的失配，产生内应力，甚至分层、开裂，对产品的电性能造成一定的不良影响[kuos.t.,tuanw.h.,laoy.w.,etal.investigationintotheinteractionsbetweenbi2o3-dopedznoandagpdelectrode.j.eur.ceram.soc.,2008,28(13):2557–2562；kuos.t.,tuanw.h.graingrowthbehaviourofzno-basedmultilayervaristors.j.eur.ceram.soc.,2010,30(2):525-530.]。②由于内电极采用了昂贵的金属pd，材料生产成本高，比纯ag内电极高出3倍以上。③这种体系的产品烧成温度较高，一般在1000℃以上，不利于节能降耗[xud.,shil.y.,wu.a.h.,“microstructureandelectricalpropertiesofzno-bio-basedvaristorceramicsbydifferentsinteringprocesses”,j.eur.ceram.soc.,2009,29[9]:1789-1794.]。④电压梯度高于450v/mm，不太适合生产压敏电压5v系列的产品。

技术实现要素：

本发明解决的技术问题是克服现有技术中存在的上述不足，提供一种可低温烧结且具有较高非线性系数的zno-bi2o3基低压压敏陶瓷电阻。该低压压敏陶瓷电阻器制备工艺简单，化学性质稳定。向zno-bi2o3基压敏陶瓷初始粉料中添加一定量的b2o3后，不仅可以提高zno-bi2o3基压敏陶瓷电阻器的非线性系数，而且能在一定程度上降低压敏陶瓷的压敏电压。本发明得到国家重点研发计划(2016yfb0402701)与山东省重点研发计划(2019ggx102073)的资助。

本发明提供了一种可在低温下烧结的具有较高非线性系数的zno-bi2o3基低压压敏陶瓷电阻器，其化学组成为：98mol％zno+0.5molbi2o3％+0.5mol％tio2+0.5mol％co2o3+0.5mol％mno2+xwt％b2o3，式中0<x≤6。

所述zno-bi2o3基压敏陶瓷电阻器，优先的方案是，所述二氧化锰(mno2)由碳酸锰(mnco3)替代。

所述zno-bi2o3基压敏陶瓷电阻器，优先的方案是，x取值0<x≤3。

所述的超高非线性zno-bi2o3基压敏陶瓷电阻的制备方法，其步骤如下：

(1)按上述化学的摩尔组成比称取zno、bi2o3、tio2、co2o3和mno2原料；

(2)按照步骤(1)所称取的原料总质量比称取b2o3，即b2o3的质量为步骤(1)原料总质量的x％，0＜x≤6；

(3)以无水乙醇或去离子水为溶剂，将步骤(1)、(2)所称取的原料放入球磨罐中球磨；

(4)球磨后，将浆料放入烘箱中烘干；

(5)将烘干的原料加入聚乙烯醇(pva)粘结剂，造粒，压制成型；

(6)将压制成型的薄圆片放置在马弗炉中排塑；

(7)将步骤(6)排塑的zno-bi2o3基压敏材料放入马弗炉中，900℃烧结、保温2～5h得到本发明的陶瓷材料。

所述的制备方法，优先的方案是，步骤(3)球磨4～10个小时。

所述的制备方法，优先的方案是，步骤(4)干燥为放入烘箱中在60～100℃烘干。

所述的制备方法，优先的方案是，步骤(5)中所述聚乙烯醇(pva)粘结剂的加入量为步骤(1)、(2)的原料总质量的3～8％。

所述的制备方法，优先的方案是，步骤(6)的排塑是指将成型后的薄圆片在550℃保温1～3小时，排掉pva粘结剂。

本发明公开了一种压敏场强可在130～275v/mm且非线性系数在28.0～40.0之间可调的zno-bi2o3系压敏电阻材料及其制备方法。材料由氧化锌、三氧化二铋、二氧化钛、二氧化锰、三氧化二钴和三氧化二硼组成。按照配方，称取相应的原料后，利用固相合成法能够在900℃保温2～5小时后得到相应的压敏陶瓷。本发明获得的zno-bi2o3基压敏电阻材料的压敏场强为130～275v/mm，非线性系数α最高可达40，漏电流密度jl在1.8～12.0μa/mm²，且烧结温度低于纯银熔点，综合性能良好；本发明的陶瓷材料可用于制备纯银作为内电极的多层片式压敏电阻器。另外，本发明的制备方法具有工艺简单，能耗小，绿色环保等优点，具有广泛的应用前景。

本发明还提供了由该类zno-bi2o3基压敏陶瓷制成的压敏电阻元器件。

本发明与目前广泛采用的增大晶粒尺寸降低电位梯度与提高非线性的高温烧结等技术制备的材料相比，具有以下优点：

(1)未经粉体预合成过程，只经相对较低的煅烧温度(900℃)即可制备出性能较好的zno-bi2o3基压敏陶瓷材料；

(2)该类zno-bi2o3基压敏陶瓷材料具有高的非线性系数，α＝40；

(3)该类zno-bi2o3基压敏陶瓷材料具有相对较低的电位梯度，e1ma＝130v/mm～275v/mm；

(4)该类zno-bi2o3基压敏陶瓷材料具有相对较低的漏电流密度，jl＝1.8～12.0μa/mm²；

(5)本方法能在低温900℃下大量的制备zno-bi2o3基低压压敏陶瓷材料，适宜工业化生产。

总之，本发明探索出一种可低温烧结的具有较高非线性的zno-bi2o3基低压压敏陶瓷配方及其制备工艺；为制备低成本、高非线性、低电位梯度zno-bi2o3基压敏陶瓷电阻器及纯银作为内电极的多层片式压敏电阻器创造了条件，在工业生产中存在着广泛的应用前景。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的具体实施方式一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明技术方案具体实施方式工艺流程框图。

图2为利用本技术方案实施例1～3制备的zno-bi2o3基压敏陶瓷的xrd分析图谱。

图3为利用本技术方案实施例1～3制备的zno-bi2o3基压敏陶瓷的sem微观形貌图。

具体实施方式

本发明突出的实质性的特点主要体现在采用b2o3做为外加添加剂，而且，固相合成法能够在900℃保温2～5小时后得到相应的压敏陶瓷，进一步的，本发明中掺杂的b2o3既起到了增大非线性的作用，又起到了降低电位梯度的作用，还起到了烧结助剂的作用，而且，获得的zno-bi2o3基压敏电阻材料的压敏场强为130～275v/mm，非线性系数α最高可达40，漏电流密度jl在1.8～12.0μa/mm²，且烧结温度低于纯银熔点，综合性能良好。

下面结合实施例和附图对本发明方案进行进一步描述，但保护范围不受此限制。需要说明的是，下述zno-bi2o3系压敏陶瓷材料的制备方法，所述的“球磨”使用的球磨机可以为行星球磨机、砂磨机或工业用陶瓷粉体混料装置均能达到预期效果，如使用南京千尚电子科技有限公司生产的qm-qx4型全方位行星式球磨机，上海儒特机电设备有限公司生产的rt001型卧式砂磨机，上海凯日机械制造有限公司生产的zsh混料机等均可。

实施例1：一种低温烧结的高非线性zno-bi2o3基低压压敏陶瓷及其制备方法。

按照图1所示的工艺流程，制备未掺杂b2o3和x＝1的zno-bi2o3基压敏陶瓷，具体步骤如下：

(1)按化学组成摩尔比称取zno、bi2o3、tio2、co2o3和mno2原料；

(2)向(1)称取的zno-bi2o3基压敏电阻陶瓷的初始原料中分别加入(1)中称取总质量的xwt％的b2o3原料，其中x＝1；

(3)使用无水乙醇作为溶剂，球磨混合8h；

(4)将球磨后的浆料放入烘箱中60℃下干燥；

(5)在干燥后的粉料中加入3wt％pva粘结剂、压制成直径为12mm，厚度为0.8～1.5mm的薄圆片；

(6)将压制好的薄圆片在550℃保温2小时，排掉pva粘结剂；

(7)将经(6)处理后的zno-bi2o3基样品在900℃保温3小时烧结；

(8)将经(7)烧结后的zno-bi2o3基压敏陶瓷样品上下两面涂上银浆；

(9)将经(8)处理后的样品在500℃保温20分钟，烧制成银电极；

(10)将经(9)处理后的zno-bi2o3基压敏陶瓷样品进行性能测试与分析。

按以上工艺过程制备出的zno-bi2o3基压敏陶瓷样品电学性能参数见表i：

表i：实施例1样品的电学性能

由表i和图2及图3可以看出，随b2o3掺杂量的增大，晶胞尺寸增大，致使压敏场强由275v/mm降低到130v/mm；晶界势垒也随之升高，引起非线性系数由30提高到40。

实施例2：一种低温烧结的高非线性zno-bi2o3基低压压敏陶瓷及其制备方法。

按照图1所示的工艺流程，制备x＝2的zno-bi2o3基压敏陶瓷，具体步骤如下：

(1)按化学组成摩尔比称取zno、bi2o3、tio2、co2o3和mno2原料；

(2)向(1)称取的zno-bi2o3基压敏电阻陶瓷的初始原料中分别加入(1)中称取总质量的xwt％的b2o3原料，其中x＝2；

(3)使用去离子水作为溶剂，球磨混合8h；

(4)将球磨后的浆料放入烘箱中100℃下干燥；

(5)在干燥后的粉料中加入3wt％pva粘结剂、压制成直径为12mm，厚度为0.8-1.5mm的薄圆片；

(6)将压制好的薄圆片在550℃保温3小时，排掉pva粘结剂；

(7)将经(6)处理后的zno-bi2o3基样品在900℃保温3小时烧结；

(8)将经(7)烧结后的zno-bi2o3基压敏陶瓷样品上下两面涂上银浆；

(9)将经(8)处理后的样品在500℃保温20分钟，烧制成银电极；

(10)将经(9)处理后的zno-bi2o3基压敏陶瓷样品进行性能测试与分析。

按以上工艺过程制备出的zno-bi2o3基压敏陶瓷样品电学性能参数见表ii：

表ii：实施例2样品的电学性能

由表ii和图2及图3可以看出，随b2o3掺杂量的继续增大，晶胞尺寸开始减小，致使压敏场强由x＝1时的130v/mm升高到170v/mm；晶界势垒也随之降低，引起非线性系数由40下降到35。

实施例3：一种低温烧结的高非线性zno-bi2o3基低压压敏陶瓷及其制备方法。

按照图1所示的工艺流程，制备x＝3的zno-bi2o3基压敏陶瓷，具体步骤如下：

(1)按化学组成摩尔比称取zno、bi2o3、tio2、co2o3和mno2原料；

(2)向(1)称取的zno-bi2o3基压敏电阻陶瓷的初始原料中分别加入(1)中称取总质量的xwt％的b2o3原料，其中x＝3；

(3)使用去离子水作为溶剂，球磨混合8h；

(4)将球磨后的浆料放入烘箱中80℃下干燥；

(5)在干燥后的粉料中加入3wt％pva粘结剂、压制成直径为12mm，厚度为0.8-1.5mm的薄圆片；

(6)将压制好的薄圆片在550℃保温2小时，排掉pva粘结剂；

(7)将经(6)处理后的zno-bi2o3基样品在900℃保温3小时烧结；

(8)将经(7)烧结后的zno-bi2o3基压敏陶瓷样品上下两面涂上银浆；

(9)将经(8)处理后的样品在500℃保温20分钟，烧制成银电极；

(10)将经(9)处理后的zno-bi2o3基压敏陶瓷样品进行性能测试与分析。

按以上工艺过程制备出的zno-bi2o3基压敏陶瓷样品电学性能参数见表iii：

表iii：实施例3样品的电学性能

由表iii和图2及图3可以看出，随b2o3掺杂量的继续增大，晶胞尺寸仍持续减小，致使压敏场强升高到203v/mm；晶界势垒也随之降低，非线性系数也降低到28。

由上述实施例1-3验证表明，本发明低温烧结的高非线性zno-bi2o3基低压压敏陶瓷不需要经粉体预合成过程，只经相对较低的煅烧温度(900℃)即可制得，而且，该类zno-bi2o3基压敏陶瓷材料具有高的非线性系数，α＝40，并具有相对较低的电位梯度，e1ma＝130v/mm～275v/mm和较低的漏电流密度，jl＝1.8～12.0μa/mm2。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和发明要求保护的范围的情况下，还可做出很多形式，均属于本发明的保护之内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除