用于全息投影的数据分发的制作方法

发明领域

本发明一般涉及能量高效的数据分发系统和方法，并且尤其涉及用于全息光投影设备中的部分显示更新的数据分发系统和方法。

背景技术：

在常规的显示器应用中，像素值以逐行方式被周期性地刷新。在给定视频内容数据的新帧的情况下更新显示由此需要对显示区域进行完整扫描，这需要停滞时间，在此期间不能更新显示的像素值，并且需要花费大量能量将新的视频内容数据帧分发和上传到所有显示器像素。因此，需要一种性能良好的底层数据分发硬件，该硬件可以应付对接收到的输入视频数据流中的大量数据的及时且能量高效的分发和更新。这在具有需要定期更新的大量像素的高分辨率显示器的情形中特别重要，并且在提供增强的观看舒适性和能力的紧凑型显示器(例如，立体显示器或3d显示器，诸如以大的视角为单名观众或多名观众提供深度感知的3d光场显示器或全息显示器)中更为重要。

用于数据分发或用于对数据的动态寻址(用于写入和读取)的系统的已知示例是交叉开关设计或dram存储器访问技术。对于前者，开关组件的数目呈二次方增长，并且在扩大访问带宽时不提供足够能量高效的解决方案；后者通常并发地覆写整个行，即使仅一个数据位置需要更新亦如此。此外，至少对于易失性cmos设计而言，分布式存储的数据需要定期(通常在毫秒范围中)刷新。因此，存在对尽可能节省资源并且还具有高吞吐量和低更新等待时间的特征的解决方案的需求。

技术实现要素：

本发明的各实施例的目的在于提供一种用于分发数据以供3d光场和全息投影的高效、高吞吐量-低等待时间系统。

以上目的由根据本发明的方法和设备来实现。

在第一方面，本发明涉及一种用于分发数据以供3d光场投影的系统。该系统包括适合于接收输入数据流的多个输入端子，以及能连接到显示器的像素元件的多个输出端子。多条数据路径存在于输入端子与输出端子之间，并且多个数据开关适合于在输入端子处接收到输入数据时经由控制变量来控制该输入数据在数据路径上的传输。用于分发数据的系统进一步包括控制平面，该控制平面被适配成用于将控制变量应用于数据开关。该控制平面包括多个控制开关，该多个控制开关用于经由使能变量从控制变量序列中选择一个或多个控制变量并用于将该一个或多个控制变量应用于数据开关。该控制平面中还包括适合于传播控制变量序列的至少一条第一延迟线、以及适合于传播使能变量序列的至少一条第二延迟线。该至少一条第一延迟线和该至少一条第二延迟线各自包括一个或多个延迟单元。该至少一条第一延迟线中的该一个或多个延迟单元中的每个延迟单元与该至少一条第二延迟线中的该一个或多个延迟单元中的恰好一个延迟单元处于同步关系。用于分发数据的系统还包括：用于在系统运行时期间接收到输入数据流时检测该输入数据流中所包含的模式的装置。所检测到的模式确定控制变量序列。

本发明的各实施例的优点在于，对控制变量的选择提供对被应用于显示器的可连接像素元件的全息图像数据的部分更新，由此减少每面积单位能量开销。

优点还在于，控制变量是在具有较低电容负载和较短等待时间的短延迟线上依次发送的。

本发明的各实施例的优点在于，控制变量或整个控制序列可以被存储在数据开关上达较长时间而不被刷新。

在本发明的一些实施例中，用于检测模式的装置可以包括运行时引擎，该运行时引擎决定对控制平面的更新模式的选择，这有利地影响对系统的能量高效使用。

本发明的各实施例的优点在于，控制平面设计减少了路由开销，从而提供能量和面积高效的数据分发系统。

本发明的各实施例的优点在于，高输入数据量话务由系统处置并且实现高吞吐率。

根据本发明的一些实施例，用于分发数据的系统进一步包括：用于对针对该多个输出端子中的至少一个输出端子所传输的输入数据执行本地后处理计算的装置。

在本发明的特定实施例中，用于执行本地后处理计算的装置可以包括对所传输的输入数据进行操作的本地数据解码器。

在本发明的其他实施例中，用于执行本地后处理计算的装置可包括：用于标识针对该多个输出端子中的至少一个输出端子新近传输的输入数据与先前传输到该输出端子的输入数据相比是否已改变的电路。

对于本发明的一些实施例，用于检测模式的装置还可以被适配成控制对本地后处理计算的执行。

本发明的一些实施例的优点在于，本地后处理计算可以在本地级别并以分布式方式执行。这允许更多的后处理功能性以及增加的像素级控制。

本发明的一些实施例的优点在于，本地解码装置可以减少输入数据传输所必需的导线数目，并借助输入数据压缩允许对输入数据更加紧凑的表示。因此可实现较高的输入数据吞吐率。

本发明的一些实施例的优点在于，可以在本地实现许多器件而不需要锁存器或寄存器(例如，在cmos逻辑中的情形)，并且许多器件可以以分布式方式彼此独立地执行后处理计算。

本发明的一些实施例的优点在于，在本地重用已传输的输入数据。因此，可以避免将输入数据冗余地写入到像素元件，并且数据分发系统以更加能量高效的方式操作。

根据本发明的一些实施例，该至少一条第一延迟线中的该一个或多个延迟单元中的每个延迟单元与该至少一条第二延迟线中的该一个或多个延迟单元中的恰好一个延迟单元之间的同步关系是由分发到该至少一个第一和第二延迟线中的该一个或多个延迟单元的同步时钟信号来建立的。这具有如下优点：可以获得对各个延迟单元的延迟时间的非常精确的控制以及对延迟时间的几乎完美匹配。

根据本发明的一些实施例，该至少一条第一延迟线中的该一个或多个延迟单元中的每个延迟单元与该至少一条第二延迟线中的该一个或多个延迟单元中的恰好一个延迟单元之间的同步关系是由无时钟波管线输送(wave-pipelining)电路来建立的。这是有利的，因为不需要时钟分发电路系统并且避免了相关联的时钟负载。因此，可以提供对数据分发系统的非常能量高效的实现。

根据本发明的一些实施例，该多个数据开关和/或该多个控制开关包括至少一个薄膜晶体管(tft)。这具有如下益处：可以使用tft背板技术在后端制程过程中堆叠多个层，其中每个层包括薄膜晶体管并经由中间金属层连接到下一层。

本发明的一些实施例的优点在于，以较低的成本制造具有较大节点的tft器件。

本发明的一些实施例的优点在于，具有高阈值电压的tft器件允许对控制数据更好的长期存储。

对于本发明的一些实施例，tft器件可以用igzo材料来实现，这是有益的，因为这允许非常低的漏泄电流。

根据本发明的一些实施例，用于分发数据的系统进一步包括：用于生成控制变量序列的装置和/或用于生成使能变量序列的装置。在本发明的特定实施例中，这些序列生成装置可以是在计算设备上离线运行的用于压缩和全息数据变换的算法。经压缩和/或经变换的数据可以被存储在盘上，从该盘将数据流送到用于分发数据的系统。

在第二方面，本发明涉及3d光场投影设备，该设备包括：根据第一方面的任何实施例的用于分发数据的系统；以及显示器，该显示器包括被布置在显示表面上的像素元件。该多个输出端子中的每个输出端子连接到并寻址至少一个像素元件，以使得接收到的输入数据至输出端子的传输促使对所寻址像素元件的更新。

一群像素元件(例如，色彩像素，粗略渲染中的像素块)可以仅由一个输出端子寻址，这进一步减少了写开销。单个像素元件可以由一群输出端子寻址(例如，相位和强度信息)。有利的是，可以部分地更新显示，这极大地降低了设备的功耗。

根据本发明的一些实施例，从沿该至少一条第一延迟线传播的控制变量序列中依次选择每个控制变量定义对应的像素元件序列或像素元件群，这些像素元件序列或像素元件群被寻址成使得一曲线依次连接所述显示表面上的所述对应序列的像素元件或像素元件群。

根据本发明的相同或其他实施例，一个控制变量序列确定所述显示表面上的经更新像素元件或像素元件群的至少一条曲线。沿该至少一条曲线的经更新像素元件或像素元件群按从所述序列中选择控制变量的次序依次被寻址，并且该至少一条曲线在所述显示表面上本身不相交。

这是有利的，因为显示的部分更新仅发生在整个显示器的局部区域中，藉此更容易地利用图像内容中的空间相关性。依次被寻址的像素元件或像素元件群的不相交曲线的优点在于较不复杂且更加紧凑的设计布局。

根据本发明的相同或其他实施例，一个控制变量序列确定所述显示表面上的经更新像素元件或像素元件群的至少一条曲线。沿该至少一条曲线的经更新像素元件或像素元件群按从所述序列中选择控制变量的次序依次被寻址，并且该至少一条曲线连接显示器的相邻像素元件或像素元件群。

这是有利的，因为沿连接显示器上最接近的相邻像素元件或像素元件群的至少一条曲线对显示的部分更新避免或减少了导线路由的长度。

根据本发明的相同或其他实施例，至少一条曲线是空间填充卷绕式曲线，沿该空间填充卷绕式曲线直的曲线段通过直角转弯被连结，以使得该曲线连接属于显示器的连通区域的所有像素元件。

本发明的这些实施例的优点在于，显示器平面的这种组织得到仍然简单并允许不需要长链长度的紧凑空间群集的几何形状。因此，可以获得较短的布线距离，从而得到较低的等待时间。

根据本发明的一些实施例，所述显示表面上的多条曲线被定义并且每条曲线是所述显示表面上的直线。直线对应于所述显示器的一行像素元件。

这具有如下优点：按行寻址显示器的像素元件允许更容易的路由/平面规划。

根据本发明的一些实施例，每个像素元件包括电可控的相变材料。

本发明的这些实施例的优点在于，现有的相变材料技术被用于实现像素元件，从而得到提供对具有记忆的像素元件的快速且高效的电子控制的全集成解决方案。

根据本发明的一些实施例，像素元件的多个不相交群集提供显示器的空间划分，每个群集的像素元件针对代表性流的集合中的每个输入数据流具有相似的更新速率。

像素元件的群集具有如下优点：它们可以在设计时基于通过剖析搜集的现有技术来指派。因此，可以实现能量和资源高效的系统。

根据本发明的一些实施例，该投影设备进一步包括拆分器，该拆分器用于将接收到的输入数据流拆分为若干较小的输入数据组块(chunk)并用于将这些较小的输入数据组块应用于一个以上群集中的数据输入电极。

本发明的一些实施例的优点在于，该数据分发系统可以处置非常高的数据速率，例如，可以支持太比特每秒(tbps)的数据传输速率，这对于给观众留下连续性印象的足够高的帧率/显示器更新速率而言是必需的。通过将输入数据分解成更多组块，也可以控制系统的等待时间，以在需要时保持非常低的等待时间。

根据本发明的一些实施例，显示平面中的该多个不相交群集中的每个群集的形状是在设计时基于直方图来指派的，该直方图是在向用于分发数据的系统馈送代表性流的集合时通过对该系统的剖析获得的。

这具有如下优点：群集形状可以针对特定应用关于能量效率、图像质量等等进行优化。可以高效地利用现有的代表性视频数据以优化群集形状并覆盖尽可能多的应用。

根据本发明的一些实施例，对用于分发数据的系统的剖析是通过用软件对该系统进行模拟来获得的。根据本发明的其他实施例，对用于分发数据的系统的剖析是通过用硬件进行仿真来获得的。

根据本发明的一些实施例，每个群集的像素元件的更新速率是由用于检测模式的装置在运行时动态地适配的。这允许灵活的设计，其中在系统运行时期间高效地利用在设计时指派的群集。

在第三方面，本发明描述了一种用于将并发输入数据流分发到2d或3d存储介质以供写入的方法。首先，提供并发输入数据流并将其应用于一个或多个输入端子。随后检测该并发输入数据流中所包含的模式并将控制变量序列确定为该模式的函数。接着，将控制变量序列注入到至少一条第一延迟线中并将至少一个使能变量注入到至少一条第二延迟线中。该至少一条第一延迟线和该至少一条第二延迟线各自包括一个或多个延迟单元。该至少一条第一延迟线中的该一个或多个延迟单元中的每个延迟单元与该至少一条第二延迟线中的该一个或多个延迟单元中的恰好一个延迟单元处于同步关系。从沿该至少一条第一延迟线传播的控制变量序列中的一个控制变量序列中选择控制变量，并将所选择的控制变量应用于数据开关，以使得输入端子与输出端子之间的数据路径被建立。此外，多个控制开关控制对控制变量的选择。每个控制开关的状态取决于沿该至少一条第二延迟线传播的该至少一个使能变量。最后，沿所建立的数据路径中的每条数据路径传输并发输入数据，以使得输出端子处的所传输输入数据能够被写入到可连接的2d或3d存储介质中的存储器位置。

在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及与其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。

出于对本发明以及超出现有技术所实现的优点加以总结的目的，以上在本文中已描述了本发明的某些目的和优点。当然，应当理解，不必所有此类目的或优点都可根据本发明的任何特定实施例来实现。由此，例如，本领域技术人员将认识到，本发明能以实现或优化如本文中所教导的一个优点或一组优点的方式来具体化或执行，而不必实现如本文中可能教导或建议的其他目的或优点。

从后文描述的(诸)实施例，本发明的以上和其他方面将是显而易见的，并且参考后文描述的(诸)实施例对本发明的以上和其他方面进行阐明。

附图简述

现在将参照附图通过示例的方式来进一步描述本发明，其中：

图1是可以在本发明的实施例中使用的用于分发数据的系统的示意图，其中控制平面包括单条控制链。

图2是可以在本发明的实施例中使用的数据分发系统的示意图，其中控制平面包括两条不同的控制链。

图3是根据本发明的实施例的用于分发数据的系统的示意图，其中控制平面包括单条控制链，并且用于执行本地后处理计算的分布式装置被提供为本地解码器。

图4解说了本发明的其中控制变量序列被编码的实施例。

图5解说了如何通过同步时钟信号的分发来获得本发明的实施例的第一和第二延迟线中的延迟单元之间的成对匹配。

图6解说了包括像素元件的平面显示器，其中每个像素元件连接到数据输出电极，并且个体像素元件通过曲线被连接。

图7解说了包括像素元件的平面显示器，其中个体像素元件通过直线被连接。

图8解说了包括像素元件的平面显示器，其中个体像素元件通过一曲线被连接，该曲线是空间填充卷绕式曲线，沿该空间填充卷绕式曲线直的曲线段通过直角转弯被连结。

图9解说了包括像素元件的平面显示器，其中个体像素元件通过多条曲线被连接，这些曲线是空间填充卷绕式曲线，沿这些空间填充卷绕式曲线直的曲线段通过直角转弯被连结。

各附图仅是示意性而非限制性的。在附图中，出于解说性目的，可将一些要素中的尺寸放大且不按比例绘制。尺度和相对尺度并不必然对应于对本发明实践的实际简化。

权利要求中的任何附图标记不应被解释为限制范围。

在不同的附图中，相同的附图标记指代相同或相似的要素。

具体实施方式

将就特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，而仅由权利要求书来限定。

说明书中和权利要求书中的术语第一、第二等用于在类似的要素之间进行区分，而不一定用于描述时间上、空间上、等级上或以任何其他方式的顺序。应当理解，如此使用的术语在适当的情况下是可互换的并且本文中所描述的本发明实施例能够以不同于本文中所描述或解说的其他顺序操作。

此外，在说明书和权利要求书中的诸如顶部、底部、前部、后部、前缘、尾缘、下方、上方等方向性术语被用于参考正被描述的附图的取向的描述性目的，而不一定是用于描述相对位置。因为可以以数个不同的取向来放置本发明的各实施例的各组件，所以仅出于说明的目的使用方向性术语且决不作为限制，除非另有说明。因此，应当理解，如此使用的这些术语在合适情况下可以互换，并且本文所描述的本发明的各实施例能够以不同于本文所描述或解说的其他取向来操作。

要注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语被解释为指定所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。因此，表述“一种包括装置a和b的设备”的范围不应当被限定于仅由组件a和b构成的设备。这意味着对于本发明，该设备的仅有的相关组件是a和b。

贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，而是可以指代同一实施例。此外，在一个或多个实施例中，如通过本公开将对本领域普通技术人员显而易见的，特定的特征、结构或特性能以任何合适的方式进行组合。

类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和辅助对各个发明性方面中的一个或多个发明性方面的理解的目的，本发明的各个特征有时一起被编群在单个实施例、附图或其描述中。然而，该公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面存在于比单个前述公开的实施例的全部特征更少的特征中。因此，具体实施方式之后所附的权利要求由此被明确纳入本具体实施方式中，其中每一项权利要求本身代表本发明的单独实施例。

此外，如将由本领域技术人员所理解，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是不同实施例的特征的组合旨在处于本发明的范围内，并且形成不同实施例。

应当注意，在描述本发明的某些特征或方面时使用特定术语不应被当作暗示该术语在本文中被重新定义成限于包括该术语与其相关联的本发明的特征或方面的任何特定特性。

在本文中所提供的描述中，阐述了众多具体细节。然而，应当理解，可以在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本描述的理解。

定义

在本发明的上下文中，如在详细描述的附图和示例性实施例中所引述的控制链对应于控制平面的一部分，该部分包括引导将输入数据分发到用于修改操作地耦合到数据分发系统的显示器的像素元件的(诸)位置所必需的所有元件。因此控制链还引导这些像素元件的全部或部分更新。对输入数据的实际分发是由属于数据分发系统的数据平面的开关来执行的。控制平面可包括若干控制链，其中每条控制链被适配成用于将输入数据引导到特定的位置，并且由不同控制链寻址的位置可以交叠。

本发明的具有数据输入电极和数据输出电极作为其相应输入和输出端子的附图和示例性实施例在后文描述。然而，技术人员将领会，本发明的实施例不限于电极，并且可以提供任何类型的适当电触点或电连接件作为输入或输出端子。

本发明的示例性实施例通常引用全息显示器/投影仪作为3d光场创建显示器或投影设备的示例；术语全息显示器和全息投影仪在它们能够观看完整3d场景的意义上可以互换使用。这不排除创建3d光场的其他显示器或投影设备落入本发明的第二方面的实施例的范围内。本领域技术人员将知道例如如何编码、格式化或组织4d光场信息流以使用(近眼)光场显示器进行投影，以使得可以使用根据本发明的第一方面的实施例的数据分发系统来分发经编码、格式化或组织的流。类似的推理也适用于具有或没有深度感知的非投影显示器中的数据分发系统，例如，适用于使用微透镜并定义宏像素以实现不均匀的角度照明和深度感知的自动立体透镜显示器。结果，在由透镜阵列增强的2d显示器的3d应用中追求经缩放、更密集且更大的像素阵列。更一般而言，还可以实践本发明以用于具有大像素密度和/或大像素计数的标准2d显示器(例如，具有数百万像素的紧凑型lcd或tft2d显示器，后者是无投影设备的非限制性示例，即，适合于直接观看)中的数据分发系统。此外，本发明可以被应用于其中部分动态更新是有用的并且需要能量高效的、高吞吐量、低等待时间数据分发的任何显示器。在全息投影仪的上述示例的上下文中，高吞吐量、低等待时间数据分发意味着超过10gb/cm²的密集数据吞吐量以在亚波长范围下(例如，在四分之一波长分辨率下)的蓝光情况下也获得良好分辨率。该数据很可能以典型的帧率分发，以获得流体运动感知而没有闪烁，例如，以24fps、48fps的帧率等等。对于三色显示器，此帧率可以增至三倍。由此，对于超过1百万像素和24比特色深的典型像素计数，低等待时间数据分发系统支持超过0.5gb/s的总数据吞吐率、以及超过1tb/s/cm²的数据吞吐密度。相关的功耗优选地在几瓦以下的范围内，更优选地在几毫瓦以下的范围内。然而，可能没有指定整体系统性能的唯一或优选方式，并且一般而言以下规则适用：如果不能满足最大性能(速度)下的系统操作，则将引入附加的并行性以应对预期的整体系统规范。

现在参照图1来描述根据本发明的第一方面的实施例的用于分发数据的系统。该数据分发系统是关于全息显示器/投影仪来描述的，但不限于此，并且也可以用于其他显示器或投影仪应用中，例如，用于一般的3d光场显示器应用中，用于3d微透镜显示器中，用于具有高像素计数和/或像素密度的2dlcd显示器应用中等等。该数据分发系统可被实现为用于数据路由的多级交换网络中的最后一层，在该情形中，根据本发明的用于分发的输入数据对应于在该最后一层获得的预先路由的数据。如果是这种情形，则用于分发数据的系统的控制平面可以与通过预先路由的交换结构来引导数据路由(例如，也通过使用控制链)的控制平面重合。虽然本发明的优选实施例被描述为仅具有用于分发输入数据的单级数据开关，但是本发明不限于那些实施例。例如，可以具有用于将输入数据从起始位置分发到目标位置的两级或更多级数据开关，数据平面中的这两级或多级数据开关由控制平面很好地协调。然而，在全息显示器/投影仪应用中，多级系统的最后一层受到重要关注，因为它控制输入数据向显示器的像素元件的分发，即，它对于控制如何更新像素元件至关重要。

图1示意性地描绘了用于分发数据的系统100，该系统100包括多个数据输入电极102与多个数据输出电极103之间的多条数据路径。数据开关105(作为数据平面的一部分)沿数据路径布置以用于管理输入数据101在这些数据路径上的传输。数据输入电极102与数据输出电极103之间的数据路径可以部分地交叠，例如，开始于同一个数据输入电极102但终止于不同数据输出电极103的数据路径共享共同的区段。控制平面包括多个控制开关104以及第一和第二延迟线111、112。系统100进一步包括用于在系统运行时期间检测输入数据101流中所包含的模式的装置115。用于分发数据的系统100的数据输入电极102(例如，在多比特传输线的端部的数据输入电极)适合于当系统100在使用时(即，当输入数据110被接收并分发到显示器的可连接像素元件110以用于在像素元件110处上传和更新信号时)接收输入数据101流。该多个数据开关105中的每个数据开关连接到数据输入电极102和数据输出电极103以按受控方式将接收到的输入数据101流从数据输入电极102向数据输出电极103分发。在本发明的一些实施例中，每个数据开关105连接到恰好一个数据输入电极102和恰好一个数据输出电极103。在本发明的其他实施例中，每个数据开关105可以连接到一个数据输入电极102和若干数据输出电极103。

数据输出电极103可连接到显示器(例如，全息显示器)的像素元件110。至像素元件110的连接可以使得恰好一个数据输出电极103连接到一个像素元件。更一般而言，不止一个数据输出电极103可以连接到一个像素元件(例如，以并行化可以被并发地写入到像素元件的比特数、或关于每个像素元件的强度和相位水平的单独信息)。用于分发数据的系统100包括控制链，该控制链包含用于引导输入数据101从输入电极102向输出电极103的分发的元件。用于分发数据的系统100的这种控制链包括第一延迟线111和控制开关104，其中控制开关104电耦合到第一延迟线111和数据开关105。该电耦合使得如果控制开关104处于预定状态(例如，导通的开启状态(on-state))、则沿第一延迟线111传播的控制变量被选择并被导向至少一个数据开关105，藉此输入数据101从对应的数据输入电极102向对应的数据输出电极103的传输受控制。控制开关104还可操作地连接到第二延迟线112，以接收对这些控制开关104的开关事件进行控制的使能变量。如在通过援引纳入本文的ep17182232.3中更广泛描述的，第一延迟线111包括一个或多个延迟单元106、107并且与第二延迟线112处于同步关系，该第二延迟线112也包括一个或多个延迟单元108、109。这两条延迟线之间的同步关系可以通过这两条延迟线的延迟单元的成对匹配来建立。例如，第二延迟线112的延迟单元108的延迟时间τ22因变于第一延迟线111的对应延迟单元106的延迟时间τ12来确定，并且第二延迟线112的延迟单元109的延迟时间τ23因变于第一延迟线111的对应延迟单元107的延迟时间τ13来确定，等等。在本发明的一些实施例中，如下设计第一和第二延迟线的对应延迟单元可能是有利的：使得第二延迟线112的延迟单元108的延迟时间τ22在给定应用可接受的误差裕度内是第一延迟线111的对应延迟单元106的延迟时间τ12的两倍，第二延迟线112的延迟单元109的延迟时间τ23在所述误差裕度内是第一延迟线111的对应延迟单元107的延迟时间τ13的两倍，等等。第一延迟线111的延迟单元106、107与第二延迟线112的延迟单元108、109之间的这种同步关系具有如下效果：(沿第二延迟线112传播的)使能变量每次前进一个延迟单元108、109都与构成(沿第一延迟线111传播的)控制变量序列的相继控制变量在时间上对准。等效地，同步关系指出，两个序列(例如，控制变量的控制序列和使能变量的使能序列)之间的时间偏移以受控方式增加。这两个序列在第一和第二延迟线111、112上共同传播。在示例性实施例中，第二延迟线112的延迟单元108、109可以被提供为时钟控制的2比特移位寄存器，而第一延迟线111的对应延迟单元106、107可以被提供为由与第二延迟线112的2比特移位寄存器相同的时钟信号时钟控制的1比特移位寄存器。在另一示例性实施例中，延迟单元106、107、108、109可以由未由共用时钟信号同步的触发器或寄存器来提供，而其中使能变量与相继控制变量的时间对准是通过波管线输送电路系统(例如，通过将延迟缓冲器受控插入到第二延迟线112中)来实现的。在又一示例性实施例中，延迟单元106、107、108、109可以被提供为传输线分段，这些分段可以被建模并构建为集总rc电路。对传输线分段的电阻值和电容的仔细匹配导致对这两个共同传播序列之间的时间偏移的期望控制。第二延迟线112的延迟单元108、109的延迟时间不必是第一延迟线111的对应延迟单元106、107的延迟时间的恰好两倍。存在某种程度的可容忍变化性，只要能确定使能变量与相继控制变量之间的充分时间交叠即可。例如，使能变量可以被选择为存在或不存在的脉冲，并且对于控制变量同样如此。使能变量与控制变量脉冲历时相比而言较短(例如，短10％)的脉冲历时在传播期间的偏移中提供时间抖动方面的某种灵活性。因此有可能的是，第二延迟线112的延迟单元108的延迟时间τ22是第一延迟线111的对应延迟单元106的延迟时间τ12的2.1倍而不是目标值2.0，并且第二延迟线112的延迟单元109的延迟时间τ23是第一延迟线111的对应延迟单元107的延迟时间τ13的1.9倍而不是目标值2.0，等等。

在本发明的一些实施例中，第一延迟线111和第二延迟线112可以被构想成传播被表示为多个比特的控制变量或使能变量。在本发明的其他实施例中，第一延迟线111和/或第二延迟线112可被构想成传播被表示为单个比特的控制变量或使能变量。

用于提供输入数据101的装置(例如，用于将输入数据101从存储介质传输到数据分发系统(并且有可能通过预先路由网络)的数据传输装置)可被包括在数据分发系统100中或者可以在数据分发系统100外部。输入数据101可以经由有线连接或无线连接从计算机或服务器的外部存储盘传输到数据分发系统100，但不限于此。

在特定的实施例中，输入数据101被编码和/或被压缩以实现对输入数据101流的适当纠错和/或数据压缩，其获得较高的数据传输、分发和显示更新速率的优点。对于一些应用，输入投影数据101可以是离线获得的经预处理输入数据(例如，经压缩和/或经编码的输入数据)、和/或针对全息数据投影进行变换的输入数据，并且如此预处理的输入数据随后被存储在适当的存储介质(例如，计算机上的存储盘)上，当数据分发系统100操作时从该存储介质检索该数据并流送到数据分发系统100。在本发明的上下文中，输入数据101通常表示形成3d场景的代表性高级描述的预定义基元(primitive)集合中的基元。随后在本地解码和/或本地后处理步骤中解释每个基元，并在(全息)显示器的个体或各群像素元件级别得到3d场景信息的物理表示，例如，作为与显示器相互作用的光的光学相位和/或振幅分布。作为非常简单的示例，可以想象3d空间中简单的点构成整个3d场景。在(全息)显示器的个体或各群像素元件级别对该3d场景点的物理表示可对应于呈现出菲涅尔波带片的准连续或离散版本的显示器的透射调制的像素元件，或对应于模仿菲涅尔透镜轮廓的显示器的相位调制的像素元件。基元随后可以解决像素元件的整个环或其弧形部分的透射率/反射率或相位响应。

在本发明的一些实施例中，流送的输入数据101可被拆分为输入数据101的若干较小组块，这些组块被应用于与一条以上控制链相关联的数据输入电极102。本发明的实施例的优点在于，根据本发明的实施例的数据分发系统100可以处置非常高的数据速率，例如，可以支持太比特每秒(tbps)的数据传输速率，这对于给一名或多名观众留下连续性印象的足够高的帧率/显示器更新速率而言是必要的。通过将输入数据101分解为组块，还可以控制系统100的等待时间，以在需要时保持尽可能低的等待时间。

用于检测输入数据101流中所包含的模式的装置115可以接收和分析流送的输入数据101(例如，其中包含的基元或其经解释的对应物，即，其经解码表示)，并且响应于此，可以向一条或多条控制链发送指令。此类指令的非限制性示例尤其是用于更新被应用并存储在数据开关105处的控制变量序列的指令，或者针对本地计算装置的、用于重复对已经分发的输入数据的后处理步骤(但使用经更新的参数)的指令。由模式检测装置115分析并检测的模式可涵盖待显示的整个3d场景或仅仅其部分的平移、旋转、以及尺度变换。对这些模式的检测是有用的，因为基元在这些模式下(例如，在平移(例如，3d场景的移动对象)或旋转(例如，3d场景的旋转对象)下)以确定性的方式改变。在这些情况下借助于本地后处理/重新计算对已传输的输入数据的修改与开始输入数据重新加载和重新分发的全新循环相比可以是更加能量高效的。虽然上述模式都意味着对输入数据101的函数变换，但也可以分析并检测动态模式。动态模式关注输入数据101分发的时间方面，例如，以何种速率更新数据输出电极103。在正常条件下，预期具有如下显示区域，这些显示区域具有要求频繁更新的快速演进的图像或场景内容，从而表示对去往对应于这些区域的数据输出电极103的输入数据101的频繁更新/覆写，而显示器的其他区域可以具有缓慢演进的图像或场景内容，并且由此要求对输入数据101的不太频繁的分发和覆写。即，该多个数据输出电极103在每个显示刷新循环仅部分地更新。因此，检测模式的装置115还可被配置成用于检测在某个时间段上输入数据101更新的准静态模式。对于这些准静态输入数据101上传模式，控制平面的控制链不经历更新动作，这实现对控制平面的更为能量高效的使用。为此目的，用于检测模式的装置可以比较检测到的供更新基元的属性的变化有多快，或者检测是否整个新基元被更新。在显示器的某个经分段、不交叠区域上检测到的稳定输入数据101上传模式通常与数据输出电极103的群集以及存储在数据开关105上的恒定控制变量序列相关联。因此，只要准静态模式持续存在(并且控制变量序列未被更新)，一个群集的输入数据101的更新速率就被绑定在一起，这可以是对流送输入数据101的实际输入数据101上传速率的近似。然而，这种近似是允许的，只要在每个刷新循环中假如计及所忽略偏差的情况下这些偏差不会造成或不会严重地造成(例如，通过显著地影响图像质量)经重构3d场景的改变。

最后，用于检测模式的装置115还可以检测与先前传输到特定数据输出电极103的输入数据相同的输入数据101。这同样适用于所检测到的准静态模式。在该情形中，优选地不会再次分发输入数据101以覆写旧的输入数据，并且本地后处理也是不必要的。这是通过一旦已第一次传输可重用输入数据就使相应的数据开关105保持闭合来实现的，即，相应的数据开关105(例如，高阈值电压晶体管器件)充当导通门。

模式检测可以应用于每个数据输出电极103处的输入数据101更新事件，或者应用于数据输出电极103的群集的更新事件，该群集对应于由此寻址的连通显示器的经群集区域。输入数据101更新事件的所检测模式可以经历阈值操作，从而决定所检测模式是否应当被用作对已经分发的输入数据101的本地后处理的输入。如果未被用于发起本地后处理，则可以触发对新输入数据101的重新加载和重新分发。例如，在3d场景中的快速移动对象将需要与3d场景的缓慢旋转对象相比更频繁的输入数据101更新(例如，刷新待分发的输入数据)，对于缓慢旋转对象有足够的时间来重新处理在数据输出电极103的一个或若干群集(例如，其主立体角最佳地支持场景的旋转3d对象的数据输出电极的群集)处仍然存在的已经分发的输入数据101。因此，仅在严格必要时才更新属于引导输入数据101的分发的一条或多条控制链的控制变量，以便改善能量效率。必要性标准一般取决于目标应用和/或期望的图像质量。结果，用于分发数据的系统100针对输入数据101分发的更高效方式进行动态适配。如果控制变量的一个或多个新序列变得必要(例如，响应于检测到的模式超过阈值或未检测到模式)，则这些控制变量由控制平面确定并提供给第一延迟线111以供注入(或者如果涉及若干控制链则提供给多条第一延迟线)。更新相应数据开关105处的控制变量是通过同时生成使能序列(例如，行进的“1”(单个脉冲))并注入到第二延迟线112中来实现的。用于生成控制变量序列的装置113和用于生成使能变量序列的装置114可被包括在数据分发系统100的控制平面结构中，但也可以被提供为外部序列生成装置，例如，被提供为可编程比特模式生成器、fpga、或其他计算硬件实现。

输入数据101的快速变化(对应于数据输出电极103(以及显示器的对应像素元件110)处的快速输入数据分发和更新速率)的示例是所传输的相关联数据(例如，视频数据)的完整场景变化。静态场景的前景中的移动对象或者缓慢移动和静态对象中的突然纹理变化是视频内容数据的其他非限制性示例，这些视频内容数据诱发输入数据101更新速率的变化(在没有本地后处理可用的情况下)和/或允许将全息显示表面(以及因此底层数据输出电极103)分段/群集成高输入数据101更新速率的区域(例如，由需要100帧每秒(fps)数量级的更新速率的移动对象或纹理变化触发)和中等或低输入数据101更新速率的区域(例如，由需要显著小于100fps的更新速率或完全不需要更新的静态背景或缓慢移动对象触发)。这些经群集区域可由所连接显示器的像素元件110的较大矩阵的矩形子矩阵支持，或者可由像素元件110的较大矩阵的圆形部分支持。本领域技术人员将知道其他选择是可能的。经重构3d场景中的小缺陷是可以容忍的。因此，如果3d场景被部分地修改，则一些区域可能不需要更新，例如，其主立体角支持在修改期间不变化的3d场景部分的区域。因此，可以研究输入数据101流的代表性集合(包括各种各样的视频场景和图像内容)，并剖析被寻址的数据输出电极103的更新速率，如果这些数据输出电极103连接到全息显示器的其相应像素元件110，则一旦成功地分发视频场景或图像内容，这些数据输出电极103就将重建该视频场景或图像内容。这种剖析发生在数据分发系统100的设计时期间。例如，该剖析可以包括记录直方图，该直方图提供关于跨给定场景的多个数据输出电极103的更新速率的分布的信息。作为该设计时剖析(例如，通过对数据分发系统100的仿真或模拟)的结果，可以标识针对给定场景具有类似输入数据101更新速率的数据输出电极103的群集。显示平面以及由此多个底层数据输出电极103因此被划分为多个不相交群集。每个如此标识的数据输出电极103的群集可以被提供有数据分发系统100的控制平面中的单独控制链。控制链提供必要的系统基础设施以实现更新速率的变化。由于更新速率的变化对应于数据开关105的控制变量的更新，因此单条控制链提供迄今所讨论的控制平面的所有元件，即，第一和第二延迟线111、112以及多个控制开关104。然而，控制平面作为整体可以包括多条控制链，这是因为控制平面作为整体控制所标识的所有群集。如图1中所示的本发明的示例性实施例仅具有单条控制链。本发明的具有两条控制链的另一示例性实施例在图2中解说并进一步描述。本发明的各实施例的优点在于，可以标识大量群集并且向每个群集指派单独的控制链，例如，可以有100或1000、或者大于1000个群集和控制链。该大量群集提供经群集更新速率的精细粒度，从而针对相当短的控制链更新产生高图像质量和低等待时间以及每面积能量开销。

对于本发明的一些实施例，包括像素元件110的显示器可连接到或可被包括在数据分发系统100中，以使得当数据分发系统100在操作时显示器的像素元件110电耦合到相应的数据输出电极103。显示器的像素元件110可被形成为包括相变材料的电可控单元，但不限于此。液晶材料、电光材料、有源受控发光二极管是电可控像素元件110的其他非限制性示例，任何特定的选择取决于显示器类型和应用。相变材料像素元件110的优点是由于以下事实：它们不需要恒定的电源来保持其当前状态；对相变材料像素元件110供电的电源可以实际上被断开，而像素元件110将记忆并保持其最后所施加的状态。因此，如果任何适当的存储器材料提供与入射在显示器上的光的足够相互作用(例如，经由衍射、反射、吸收、或其组合来改变入射光的光学相位、角度分布和/或振幅)，则该材料可以被用于全息投影仪显示器的像素元件110。在本发明的优选实施例中，包括像素元件110的显示器是数据分发系统100的组成部分，例如，该显示器是在数据分发系统100被布局在其中的半导体基板的顶上形成的。例如，像素元件110被形成为单元，包括例如适当的相变材料，这些相变材料在半导体基板(例如硅基板)的顶上被沉积并图案化，该半导体基板包括用于寻址各体单元的电子控制结构并且还包括例如在垂直后端制程(beol)堆叠中的数据分发系统。这具有如下优点：可以获得紧凑的、完全集成的全息显示器和数据分发系统100，该系统也是晶片可处理的，由此非常适合于以降低的成本和高的可重复性进行批量制造。替换地，可以分开地提供数据分发系统100和显示器并经由适当的连接装置(诸如导线)来连接该数据分发系统和显示器。另外其他实施例可以提供在半导体基板的底表面的像素元件，例如，通过用具有电子控制结构和beol堆叠的tsv来连接这些像素元件。在本发明的优选实施例中，像素元件110由非常小的横向尺寸来表征，例如单个像素元件110可以在两个横向尺寸上小至100纳米或者可以甚至更小。具有减小的横向尺寸的像素元件110对于容适较大视角范围的全息显示器或其他立体显示器特别有用，例如，如果像素元件110在其横向尺寸上被设计为小于200nm(例如，被设计为在两个横向尺寸上均具有100nm)，则即使在400nm蓝光的情况下也实现完整的180度视角。每个像素元件100所占据的减小的面积还允许设计更紧凑的显示器，其中每个显示器所需要的晶片管芯面积减小，这可以进一步降低制造成本。替换地，显示器的给定管芯区域可以填充有更多像素元件110，这有利于增加的显示器孔径，从而产生更佳的显示器分辨率。在本发明的优选实施例中，显示器包括至少一百万像素。

在本发明的一些实施例中，数据开关105和/或控制开关104可被提供为微电子晶体管器件。例如，数据开关105和/或控制开关104可以被提供为导通晶体管。这有益于由构建逻辑门所需要的晶体管(例如，导通晶体管开关)数目减小表征的数据分发系统100，因此降低了每面积能量开销、电路和路由复杂度。在本发明的一些实施例中，每个数据开关和/或每个控制开关可以对应于控制输入数据101从数据输入电极102向数据输出电极103的传输的恰好一个晶体管器件(通常为n-mos晶体管器件)。在本发明的其他实施例中，每个数据开关和/或每个控制开关可以对应于用于控制输入数据101从数据输入电极102向数据输出电极103的传输的不止一个晶体管器件，例如，可以是但不限于完全互补n-pcmos开关。

在本发明的特定实施例中，数据开关105和/或控制开关104被提供为低廉制造的薄膜晶体管(tft)。这具有如下优点：可以使用tft技术来垂直地堆叠被集成在beol工艺的金属化层之间的许多tft层，从而实现多达十个垂直堆叠的tft器件层或更多。因此，可以获得针对显示器的每个像素元件的减小的面积，并且同时在每像素的基础上在本地提供分布式电子像素控制逻辑和可任选的数据后处理逻辑。与常规的平面cmos技术形成对比，由于借助穿硅通孔(tsv)在管芯堆叠之间的自上而下路由引起的每面积能量开销被避免，因此即使典型的tft节点也可以缩放至35nm至40nm。在本发明的特定实施例中，控制开关104是高阈值电压、高阻抗器件，例如，隧穿fet或tft器件。这具有实现低功率、低漏泄器件的优点。使用高阈值电压、高阻抗tft器件(例如，使用铟镓锌氧化物(igzo)材料或使用适当的2d材料(诸如石墨烯、mos2等等)实现的tft器件)是特别有利的。术语igzo涵盖了化合物inxgayznzow就原子序数值x、y、z和w而言的所有可实现变体，例如in2ga2zno。然而，本发明的实施例不限于将高阻抗特性与高阈值电压组合的器件。替换实施例可以实现仅具有高阻抗的器件或仅具有高阈值电压的器件。

对于本发明的其中控制开关104被实现为高阈值电压、高阻抗tft器件的实施例，可以实现存储在tft器件上的电荷(例如，存储在导通栅极薄膜晶体管的栅极上的电荷)的非常低的漏泄电流。使用igzo材料实现的单个tft器件在可以低于2v的阈值电压下例如可以具有不高于10fa(例如，在1-10fa之间)的漏泄电流。因此，控制变量可以保留达数天或者甚至数周，而典型的cmos器件将需要在几秒钟数量级的规则时间区间中对漏泄电荷的刷新动作，即使对于将不需要任何更新动作的静态场景或场景的静态部分亦如此。本发明的这些实施例的优点在于，控制平面不需要太频繁地更新，因为控制平面包含大多数器件。这对于实际场景更新是理想的。用户定义的后续更新值之间相似性的质量度量可以进一步限制控制平面的刷新动作，并增加期间控制变量被存储的时间区间。数据开关105优选地是具有较低阈值电压(例如，显著低于2v，例如，低于1v)的tft器件，并且也可以使用igzo材料来实现。如果根据本发明一些实施例，如果开关频率的增益是可观的，则作为数据开关105的tft器件的阈值电压的降低是可接受的，例如，具有大于1mhz(例如大于10mhz)的开关频率(例如，100mhz的开关频率)的数据开关105是值得赞赏的。以较快的开关速率来操作的数据开关105也可以用于甚至更快地传输输入数据101，但是导致功耗增加。一般优选不使开关频率最大化，而是替代地在数据分发系统100中利用并行性，例如，通过提供并行操作(即，在与属于显示器的不同区域的像素元件相对应的数据输出电极103处传输和更新输入数据101)的多条链。然而，对于本发明的一些实施例，数据开关105的速度要求占主导，例如，在要求最高全息图像质量的应用中(例如，在大于约50帧每秒(fps)的输入数据101流送速率下，例如，针对三色、24fps视频质量的72fps)。对于那些情形，可以降低数据开关105的阈值电压以实现较高的开关频率。相比之下，更加能量敏感的应用要求较低的输入数据更新速率，例如，对应于约30帧每秒或更低的输入数据流送速率，并且作为交换接受一定程度较低的全息图像质量。对于这种情形，本发明的实施例可以实现高阈值数据开关105，例如，具有大于1v、大于2v、或大于5v(例如，10v)的阈值电压，这取决于诸如器件堆叠或材料选择之类的因素。作为其结果，只要连接到数据输出电极103的相关数据开关105被中断/阻止并具有低漏泄特性，所传输的投影输入数据101就将被高效地存储在该数据输出电极103上(例如，作为所存储的电荷值)。用高阈值电压cmos器件(例如，高k氧化物cmos)实现数据开关105例如可以使得在cmos数据开关被关断之后电荷被存储在所连接的数据输出电极103上达若干秒。这在本发明的利用对接收到的输入数据101流中的信息的冗余或重复的重用的实施例中是有利的。实际上，如果接收到的用于传输到特定数据输出电极103或其所连接到的像素元件110的投影输入数据101与传输到该数据输出电极103或所连接到的像素元件110的先前投影输入数据101相同或足够相似，则检测这些重用/重复模式并决定将不重新传输这些数据可能是更加能量高效的。因此，在本发明的被适配成用于此类能量高效的输入数据101重用的实施例中，高阈值数据开关105确保先前传输的投影输入数据101不从特定的数据输出电极103漏泄掉。在给定典型视频投影数据集中的各帧之间的时间相关性的情况下，预期典型的输入数据101流显示出大量这些重复模式。

在本发明的替换实施例中，可以使用平面cmos技术来实现数据开关105和/或控制开关104的晶体管器件，并且可以借助tsv技术来垂直地堆叠有源器件管芯。这具有如下优点：非常先进的技术节点(例如，低于14nm，例如，10nm节点)可以得到非常紧凑的器件和密集逻辑。虽然图1示出了单个晶体管开关作为数据开关105和控制开关104的示例，但应理解，技术人员知道如何针对不同类型的开关(诸如许多晶体管开关，等等)进行适配。

图1的用于分发数据的系统100仅包括一条控制链，但也可以包括多条链，例如，数百或数千条链。每条控制链可以不同于另一控制链，或者可以以相同方式设计一条或多条控制链。图2示意性地示出了数据分发系统200，该数据分发系统200包括用于对数据开关的开关进行控制的两条不同控制链，这两条控制链共享相同的数据输入电极102但具有不同的数据输出电极103。数据输出电极103操作地耦合到显示器(例如，全息显示器)的像素元件210。毗邻数据输出电极优选地耦合到显示表面上的相邻像素元件，但本发明的实施例不限于数据输出电极和像素元件的这种耦合方案。图2中所解说的实施例的第一控制链包括第一延迟线211和第二延迟线212，并且第二控制链也包括第一延迟线217和第二延迟线218。对于该特定实施例，第一控制链在第一和第二延迟线211、212两者中包括四对匹配的延迟单元，而第二控制链在第一和第二延迟线217、218两者中仅包括三对匹配的延迟单元。然而，本发明的实施例不限于沿控制链的第一和第二延迟线217、218的特定数目的成对延迟单元，只要沿这些延迟线传播的信号的保真度不损失，其中保真度损失程度由特定的应用确定。图2的解说性实施例还示出了被包括在数据分发系统200中的信号生成装置。信号生成装置可以进一步被划分为用于生成控制变量序列的装置213、215以及用于生成使能变量序列的装置214、216。然而，该划分不是限制性的，并且可以提供一个或多个通用信号生成装置以用于以适当的方式(例如，经由多个信号输出端口、对信号的时间复用等等)生成许多控制变量序列和/或许多使能变量序列(例如但不限于行进的‘1’)。在本发明的特定而非限制性实施例中，可以在若干控制链之中共享使能变量序列，条件是它们具有相同的效果，例如，行进的‘1’可以被注入到不止单一控制链的第二延迟线中。这有利地简化了电路设计。仍然参照图2，控制变量序列被分别注入到第一控制链的第一延迟线211和第二控制链的第一延迟线217中，而使能变量序列被分别注入到第一控制链的第二延迟线212和第二控制链的第二延迟线218中。在集成解决方案中，信号生成装置可被集成到包含数据分发系统200的相同半导体基板中，或者可以在连接到包含数据分发系统200的半导体基板的分开的管芯上提供信号生成装置。然而，本发明的实施例不限于包括信号生成装置的数据分发系统200。还可以提供数据分发系统200的延迟线而没有信号生成装置，只要当数据分发系统200在操作时延迟线可以适当地耦合到可在数据分发系统200外部的此类信号生成装置。在有利的实施例中，可以在不同的层上实现数据开关105和/或控制开关104，并且可以垂直地堆叠各层以获得数据分发系统200的紧凑或者甚至完全集成版本。参照图2，控制开关2041、2042和数据开关2051、2052例如可以在单个层(例如，包括tft器件的第一单个层)中实现，并且控制开关2043、2044和数据开关2053、2054可以在不同的层(例如，包括tft器件的第二单个层)中实现。这两层(例如，各自包括tft器件的第一层和第二层)随后可以在beol工艺中堆叠在一起，例如，通过经由被插置在这两层之间的金属层来连接这两层。为方便起见在图2的顶部绘制显示器的像素元件210；在本发明的其中数据分发系统200在垂直beol层堆叠中实现的实施例中，显示器的像素元件210还可以是该堆叠的一部分，例如，可以被置于该堆叠的顶上。

图3示意性地示出了根据本发明的实施例的数据分发系统300，其中该数据分发系统300包括单条控制链。图3中的数据分发系统类似于图1中的数据分发系统100，不同之处在于，在图3中数据分发系统300进一步被提供有用于执行本地后处理计算的装置301，藉此实现在一个或多个数据输出电极103处对所传输输入数据101的分布式后处理。本地后处理计算301的示例包括本地解码、标识出像素值与(例如，利用相变材料单元)存储在显示器上的先前值相比是否已改变、向所传输输入数据应用(几何)变换、或者检错和/或纠错。对于具有对像素值变化的标识的实施例，该比较与写入像素元件的存储器单元相比花费较少的能量。当像素值在相继更新之间几乎类似时，这可以带来显著的总能量节省。

对于图3中所示的特定实施例，用于执行本地后处理计算的装置是适合于对包含在所传输输入数据101中的经编码信息进行解码(例如，以用于解释基元)的解码器(例如，被实现为tft电路)。在本地并以分布式方式(例如，在与单个像素或像素群/群集相对应的级别)解码所传输信息具有众多优点。具有分布式本地解码装置的数据分发系统300可以例如在较高的输入数据速率下(例如，在tbps数量级的速率下)操作，这是因为输入数据101可以保持在高度压缩的表示中直至其被分发到目标位置，例如，被分发到与显示器的一个或多个像素元件相对应的一个或多个数据输出电极。此外，通过针对输入数据101从输入数据提供单元(例如，外部存储盘)到目标位置(例如，可连接显示器的目标像素元件，以及包括检错和纠错电路系统的本地后处理计算装置)的传输使用纠错码，在传输期间发生的错误可以在本地检测并纠正，而不会影响或减慢输入数据101至其他位置的传输。此外，提供作用于所传输输入数据101的解码器具有如下优点：与在(经解码)输入投影数据101的分发和传输之前执行解码的数据分发系统相比，减少了数据分发所需要的导线数目。导线的这种减少还节省了设计面积，并且由于总电容下降，还减少了由于导线的重复电容加载引起的每面积能量开销。在由用于执行本地后处理的分布式装置提供的额外后处理功能性与同样占据设计空间并造成每面积能量开销的本地逻辑开销之间存在折衷。技术人员将领会，可以用任何适当的器件技术(例如而不限于，tft技术)来实现本地后处理装置。作为示例，使用铟锡锌氧化物(itzo)材料、或使用铟镓锌氧化物(igzo)材料、或使用适当的2d材料(诸如石墨烯、mos2等等)实现的tft器件可以被用于实现后处理装置。术语itzo和igzo分别涵盖化合物inxsnyznzow或inxgayznzow在原子序数值x、y、z和w方面的所有可实现变体，例如in2ga2zno。除了tft之外，其他器件以及甚至一体式堆叠的cmos器件也可以是选项。作为示例而不限于此，可以使用tftbeol堆叠技术。然而，应领会，使用beol堆叠中的tft技术的本发明实施例可以受益于如下事实：tft器件的低漏泄电流启用导通晶体管逻辑，这通常需要逻辑门中较少的组件，并且附加地，可能不需要实现锁存器或寄存器(如在全cmos解决方案中通常是这种情形)。在一些实施例中，经解码的所传输投影输入数据可以例如是表示在像素元件输出电压或电流范围中的用于修改像素元件的相变材料或存储器材料的固相的离散电压或电流电平的多比特电压信号。在其他实施例中，经解码的所传输投影输入数据可以是例如表示用于修改一群像素元件(例如，用于修改一起形成显示器的色彩像素的红、绿和蓝像素元件)的信息的多比特电压信号。在该情形中，显示器的像素元件被提供有适当的滤色器。

图4解说了本发明的其中控制变量序列被编码的实施例。数据分发系统400的单条控制链类似于图1中的链，不同之处在于，第一延迟线411和第二延迟线412被适配成用于对沿第一延迟线411传播的控制变量序列中的经编码控制变量进行解码。用于生成经编码控制变量序列的装置413操作地连接到链的至少第一延迟线411，并且在一些实施例中可以被包括在数据分发系统400中。一个或多个解码器401经由相应的控制开关连接到第一延迟线411。因此，单个经编码控制变量(例如，经编码控制比特)可以由控制开关从沿第一延迟线411的位置选择，该控制开关在该时刻从第二延迟线412接收到使能变量，藉此该控制开关被开启。该单个经解码控制变量被定向到解码器401，结果是该单个经解码控制变量被解码成一组经解码控制变量，这些经解码控制变量被发送到用于控制输入数据101的传输的对应一组数据开关。

图5解说了延迟线511、512，其中延迟线511、512的成对匹配的延迟单元具有处于同步关系的延迟时间。对于该特定实施例，延迟时间的同步是通过同步时钟信号的分发来获得的。时钟信号生成装置501可以被包括在数据分发系统中或者可以被提供为外部单元。由时钟信号生成装置501生成的同步时钟信号被分发到第一延迟线511的延迟单元和第二延迟线512的延迟单元。根据该实施例，延迟线511、512可以包括时钟控制的移位寄存器作为延迟单元506、507、509和509。寄存器被适配成用于在所施加的时钟信号经历规定的转变的情况下对这些寄存器输入处呈现的序列(例如，由其相应装置(例如，信号源513、514)生成的控制变量序列和使能变量序列)执行移位操作。在本发明的一些实施例中，链的第二延迟线的延迟单元的延迟时间在可接受的误差裕度内是第一延迟线的对应延迟单元的延迟时间的两倍。对于图5的示例性实施例，这可以通过以下操作获得：在双边沿时钟信号的上升沿和下降沿两者上(即，规则周期性时钟信号的每半个循环)触发第一延迟线511的延迟单元506、507，而第二延迟线512的对应延迟单元508、509在整个时钟循环中仅被触发一次(例如，仅在时钟信号的下降沿上触发)。替换地，如果控制变量序列和使能变量序列是比特序列，则第一延迟线511的延迟单元506、507可以是n比特移位寄存器(例如，1比特寄存器)，而第二延迟线512的对应延迟单元508、509可以是2n比特移位寄存器(例如，2比特移位寄存器)。如先前实施例中所描述的，所选择的通过控制开关104的控制变量被定向到用于控制输入数据101的传输的数据开关。通过的控制变量可以被高效地存储(低漏泄电流)为可以被用于实现数据开关的晶体管器件(例如，tft器件)的栅极电容器上的电荷。使用同步移位寄存器实现的延迟线具有如下优点：它们允许对应延迟单元的延迟时间的非常精确同步。此外，移位寄存器可以被用于恢复经移位的序列变量的信号电平，从而实现针对沿这些延迟线传播的信号的更佳信号保真度，例如，由于信号衰减引起的信号保真度损失被限制。另一优点在于以下事实：移位寄存器(例如，cmos移位寄存器)可以在每次注入和传播循环之后完全关断，从而在延迟线空闲时降低静态功耗。

在第二方面，本发明涉及一种包括第一方面的数据分发系统的3d光场投影设备(例如，全息显示器)。该3d光场投影设备还包括具有像素元件的显示器，其中像素元件耦合到数据分发系统的数据输出电极。多个像素元件被布置在显示表面上，该显示表面优选地是平面表面。然而，对于涉及投影设备的一些实施例，将该多个像素元件布置在柔性基板上可能是有用的。这具有如下优点：显示器可以被安装或可移除地附连到不均匀的非平面支撑结构，并且还承受较高的弯曲应力。显示器和显示器的像素元件可以共享关于与本发明的第一方面相关的先前实施例(具体而言，关于与图1相关的描述)已经描述的一些或所有属性。例如，在投影设备的优选实施例中，像素元件包括具有记忆功能的相变材料，即，像素元件保持在最后施加的信号使该像素元件处于的状态中，即使在不再提供任何激励信号的情形中。显示器的像素元件可以被编群在一起。在一些实施例中，使毗邻像素元件编群在一起以实现色彩像素可能是有利的，例如，通过向像素元件应用色彩掩模或滤色器以使得红、绿和蓝像素元件在显示表面上是相邻像素元件。

对于投影设备的一些实施例，数据分发系统可以被优化成与特定的显示器或显示器的特定区域一起工作，如后文更详细解释的。

图6解说了包括像素元件610的平面显示器600，其中每个像素元件610连接到数据输出电极603。如先前解释的，在控制链的数据开关处对控制变量的更新优选地是依次的、有时间顺序的过程(波管线输送)，并且连续地更新控制变量的数据开关可以相应地被排序。波管线输送过程引起最高输入数据吞吐量和最少的面积/能量开销。然而，对控制平面的控制链进行控制的外部主机(例如，pc)必须离线或预先计算要应用哪些控制序列和使能序列以协调一切。该离线阶段(其可以是非常复杂的软件工具)将确保(例如，来自外部存储设备的)输入数据的馈送以与控制平面的控制链的馈送同步的方式发生。在波管线输送情形中，该协调变得极其复杂，因此离线阶段变得昂贵。替换地，可以阻止该离线计算并推送至在线阶段。在此类实现中，首先加载用于控制数据开关的所有控制链的新控制变量，并且随后才将输入数据分发到经更新的数据路径上。直至所有新控制变量都存在的时刻，对于经加载输入数据的分发有两种选项。输入数据要么在没有中断的情况下被加载并分发到先前指派的数据路径上(因为新数据路径还未完全更新)，要么强制停顿以加载新输入数据。前一选项需要额外的电路系统来存储旧控制变量(例如，在tft导通晶体管后面)，并且随后一次更新所有旧控制变量(例如，使用额外的外部控制比特)。后一选项意味着旧像素值(对应于先前路由到该像素元件的输入数据)被暂时保持在显示器上。给定发生该控制变量加载的非常高的速率(10-100mhz)，这可能不是问题，因为像素元件所连接到的数据输出电极的更新速率不需要高于100hz。

由于每个数据开关实现将输入数据传输到特定的数据输出电极、并且由此传输到该数据输出电极所连接到的显示器的特定像素元件或像素元件群，因此由控制链的控制序列驱动的数据开关的排序自然导致所寻址像素元件或像素元件群在显示表面上的排序。按此次序连接所寻址像素元件的几何中心得到被限定并限制于显示表面的曲线。所寻址的像素元件群由此被视为仅由曲线上的一个点表示的块像素或宏像素实体。结果，数据输出电极的每个群集和所连接的像素元件被提供有至少一条控制链。通常将提供每群集一条控制链，但如果控制链变得太长(例如，在更新像素元件的等待时间方面)，则需要将其分解为多条控制链。与群集相关联的(诸)控制链控制该群集中像素元件的更新速率，并且该群集中的更新速率的改变是沿着连接该群集的(块)像素元件的曲线依次执行的。因此，还可以设计特定的链，以使得它们在群集内呈现出期望的更新次序形状(精细粒度)。

对于本发明的一些实施例，控制变量和使能变量的序列在系统设计时期间被预先计算(离线计算)，例如，在系统使用期间创建并使用有限的指令序列集。对于本发明的其他实施例，控制变量和使能变量的序列是在系统运行时生成的，其益处是实现更大的灵活性并且不必在设计时再构建完全预定义的指令集。基于设计时剖析，将最可能出现的输入数据集(流)及其对应的控制和使能变量序列进行编群的一组适当的运行时种子场景被确定，以使得其粒度(定义更新序列的“形状”)远小于由控制平面在系统运行时期间所使用的控制和使能变量序列的最终粒度大小。在运行时，从可能出现输入数据集的可用种子场景开始，可以形成可用种子场景的组合，以使得将形成较大的复合“可能”输入数据集和相关的控制/使能变量序列，并因此将分别覆盖2d或3d全息换能器的较大表面或体积。这可以通过运行时决策引擎来实现，该决策引擎探索最有前途的复合物，并在此基础上执行控制平面的控制/使能变量序列和数据平面的“可能”数据集的最终实现。这意味着流送的输入数据通过种子场景数据集的组合来近似。附加地，本发明的特定实施例还可以决定设计时规则/条件，这些规则/条件管控基元种子场景群集可以被组合成复合物的方式，藉此在运行时必须花费的探索工作量和时间进一步被限制。

在本发明的一些实施例中，多条控制链由此对应于多条此类曲线，并且优选地但不限于此，这些曲线在显示表面上不相交。这意味着这些曲线不会跨越自身，也不会跨越显示表面上的其他曲线。然而，技术人员将领会，不相交曲线不限制本发明的实施例，这是因为已知的3dbeol堆栈技术还允许在对于期望应用而言恰适的情况下设计相交曲线。在相同或其他实施例中，此类曲线连接显示表面上的相邻(块)像素元件。此处，相邻(块)像素元件是指最接近的(块)像素元件。因此，在图6中示出了示例，其中显示表面上的多条曲线对应于多条直线620，并且没有任何两条此类直线相交。直线620可以不同地取向并且可以具有不同长度。显示器600也可以包括不经受部分更新、甚至可能未被主动用于投影的其他像素元件611，并且因此，针对这种像素元件611未规定曲线。技术人员将领会，并非显示器的所有像素元件都有助于3d光场的创建。一些像素元件可以被显示器面板隐藏，或者可以用于不同的目的，例如，用于显示器反馈、显示器校准、感官测量等等。在图6中，一列像素元件611是用于显示器校准的像素元件的示例性布置，但是其他布置也是可能的，并且不限于特定的行或列。

图7示出了包括像素元件710的平面显示器700，其中每个像素元件耦合到对应的数据输出电极703，并且多条像素连接曲线720被成形为显示表面上的一组平行直线。对于该特定实施例，每条曲线、并且因此每一底层控制链对应于显示器700的一行像素元件。这种配置的几何形状特别简单，这促成底层电路设计和针对路由的平面规划。

图8示出了包括像素元件810的平面显示器800，其中每个像素元件耦合到对应的数据输出电极803，并且单条像素连接曲线820被成形为空间填充卷绕式曲线，沿该空间填充卷绕式曲线直的曲线段通过直角转弯被连结，在该情形中为直角向内螺旋蛇形曲线。

图9示出了包括像素元件910的平面显示器900，其中每个像素元件耦合到对应的数据输出电极903，并且许多像素连接曲线920被成形为空间填充卷绕式曲线，沿该空间填充卷绕式曲线直的曲线段通过直角转弯被连结。该组空间填充卷绕式曲线920形成像素元件的不相交群集，并且它们的并集覆盖整个显示器900。

尽管在附图和前述描述中已经详细地解说和描述了本发明，但此类解说和描述应被认为是解说性或示例性的而非限制性的。前述描述详细说明了本发明的某些实施例。然而，应当领会，不论前述描述在文本中显得如何详细，本发明能以许多方式来实施。本发明不限于所公开的实施例。

在实施所要求保护的发明时，所公开的实施例的其他变型可以由本领域技术人员从对附图、本公开以及所附权利要求的研究而理解和实现。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”(“a”或“an”)不排除复数。在相互不同的从属权利要求中记载某些措施的纯粹事实并不指示不能有利地使用这些措施的组合。权利要求中的任何附图标记不应被解释为限制范围。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除