一种GIP电路和GIP输出信号检测电路的制作方法

本实用新型涉及面板技术领域，特别涉及一种gip电路和gip输出信号检测电路。

背景技术：

近几十年来，随着时代的进步和信息技术的发展，人们对电子消费产品的需求日益增加，这就促进了液晶显示行业的发展，并且随着时代的发展，电子类产品朝着轻、薄和省功耗的方向不断的发展；而在显示行业中，液晶显示占据着重要的地位，在液晶显示屏中每个像素具有一个tft(即thinfilmtransistor，薄膜场效应晶体管)，其栅极(gate)连接至水平方向扫描线，源极(drain)连接至垂直方向的资料线，而源极(source)则连接至像素电极；若在水平方向的某一条扫描线上施加足够的正电压，会使得该条线上所有的tft打开，此时该条线上的像素电极会与垂直方向的资料线连接，而将资料线上的视讯信号电压写入像素中，控制不同液晶的透光度进而达到控制色彩的效果；

在进行栅极电路的驱动是，目前主要有两种方法：一是面板外绑定ic芯片；另一就是通过gip(gipinpanel，即栅极做在玻璃基板上)技术来完成；但是，随着时代的发展，人们对面板显示高屏占比的要求越来越高，gip技术已经是驱动栅极电路的主要方式；而gip基本概念是将lcdpanel(即液晶面板)的栅极驱动器集成在玻璃基板上，来代替由外接硅晶片的一种技术，形成对面板的扫描驱动；该技术相比传统的cof和cog工艺，不仅节省成本，同时也可以省去栅极方向绑定的工艺，对提升产能极为有利，并提高tft-lcd(thinfilmtransistor-liquidcrystaldisplay，薄膜晶体管液晶显示器)面板的集成度；所以，gip技术减少了栅极驱动ic芯片的使用量，降低了功耗和成本，同时能够使减小显示面板的边框，实现窄边框的设计，是一种值得重视技术；但是由于gip电路是靠级传进行驱动和关闭上下级电路的，在一般情况下，如果面板的某一级输出信号出现问题，我们难以通过测量方式确定哪一级的输出信号有问题。

技术实现要素：

本实用新型所要解决的技术问题是：提供一种能够有效的监控每一级的输出信号的gip电路和gip输出信号检测电路。

为了解决上述技术问题，本实用新型采用的第一种技术方案为：

一种gip电路，包括预充电路、输出电路、下拉电路和晶体管t10，所述预充电路分别与输出电路、下拉电路和晶体管t10的栅极电连接，所述输出电路分别与下拉电路、晶体管t10的源极和外设的时钟信号电连接，所述预充电路与扫描信号线gn-4电连接，所述下拉电路与扫描信号线gn+4电连接，所述扫描信号线gn-4和扫描信号线gn+4中的参数n均为大于或者等于4的正整数。

本实用新型采用的第二种技术方案为：

一种gip输出信号检测电路，包括两个以上的测试信号线，每个所述测试信号线上均电连接有两个以上的上述的gip电路。

本实用新型的有益效果在于：

通过本方案设计的gip电路，能够通过晶体管t10将输出信号引入到测试信号线，连接到测试pad上，通过测量测试pad上的信号，从而达到可以检测每一级gip的输出信号效果，有效的解决了现有gip技术中无法检测每一级gip输出信号的情况，从而提高了监控和解决问题的能力。

附图说明

图1为根据本实用新型的一种gip电路的电路连接框图；

图2为根据本实用新型的一种gip电路的电路原理图；

图3为根据本实用新型的一种gip输出信号检测电路的电路连接框图；

图4为根据本实用新型的一种gip输出信号检测电路的电路模拟示意图；

标号说明：

1、预充电路；2、输出电路；3、下拉电路；4、测试信号线。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，本实用新型提供的一种技术方案：

一种gip电路，包括预充电路、输出电路、下拉电路和晶体管t10，所述预充电路分别与输出电路、下拉电路和晶体管t10的栅极电连接，所述输出电路分别与下拉电路、晶体管t10的源极和外设的时钟信号电连接，所述预充电路与扫描信号线gn-4电连接，所述下拉电路与扫描信号线gn+4电连接，所述扫描信号线gn-4和扫描信号线gn+4中的参数n均为大于或者等于4的正整数。

从上述描述可知，本实用新型的有益效果在于：

通过本方案设计的gip电路，能够通过晶体管t10将gip电路的输出信号引入到测试信号线，连接到测试pad上，通过测量测试pad上的信号，从而达到可以检测每一级gip的输出信号效果，有效的解决了现有gip技术中无法检测每一级gip输出信号的情况，从而提高了监控和解决问题的能力。

进一步的，所述预充电路包括晶体管t1，所述晶体管t1的栅极与扫描信号线gn-4电连接，所述晶体管t1的源极分别与输出电路和下拉电路电连接。

由上述描述可知，在预充阶段中，利用晶体管t1先对q点进行充电。

进一步的，所述输出电路包括晶体管t4和电容c1，所述晶体管t4的栅极分别与预充电路、下拉电路、晶体管t10的栅极和电容c1的一端电连接，所述晶体管t4的漏极与时钟信号电连接，所述晶体管t4的源极分别与电容c1的另一端、晶体管t10的源极和下拉电路电连接。

由上述描述可知，通过晶体管t4对输出信号gn进行输出，同时可晶体管t10和q点的作用，将输出信号gn通过晶体管t10导入到测试信号线上，有效的监控每一级的输出信号。

进一步的，所述下拉电路包括晶体管t2、晶体管t3、晶体管t5、晶体管t7、晶体管t8和晶体管t9，所述晶体管t2的栅极分别与预充电路、晶体管t7的漏极、输出电路和晶体管t10的栅极电连接，所述晶体管t2的漏极分别与晶体管t3的栅极、晶体管t8的漏极、晶体管t9的漏极和晶体管t5的栅极电连接，所述晶体管t2的源极分别与晶体管t3的源极、晶体管t9的源极和晶体管t5的源极电连接，所述晶体管t8的栅极与晶体管t8的源极电连接，所述晶体管t5的漏极分别与输出电路和晶体管t10的源极电连接。

由上述描述可知，通过下拉电路中的晶体管对q点和输出信号gn进行下拉，下拉完成后，继续依靠下拉电路中的晶体管对q点和输出信号gn进行下拉稳定；通过晶体管t10将gip的输出信号进行拉出测试，通过q点的倍压作用，能够在不引入其它更多信号线的情况，有效的检测每一级的输出信号。

进一步的，所述晶体管t10为薄膜晶体管。

进一步的，所述gip电路的晶体管t10的漏极与外设的测试信号线电连接。

请参照图3，本实用新型提供的第二种技术方案：

一种gip输出信号检测电路，包括两个以上的测试信号线，每个所述测试信号线上均电连接有两个以上的上述的gip电路。

从上述描述可知，本实用新型的有益效果在于：

本方案设计的gip输出信号检测电路的测试信号线的波形能够稳定的输出，在某一级的输出波形有异常的话，可以通过测试信号线上的输出波形去推出出现异常的gip级数，有利于使用者更好的解决面板问题；同时，由于本方案中设计的gip电路的q点的倍压作用，在不多引入tft元件和信号线的作用下，能够有效的监控每一级的输出信号。

进一步的，所述gip电路的晶体管t10的漏极与测试信号线电连接。

请参照图1和图2，本实用新型的实施例一为：

请参照图1，一种gip电路，包括预充电路1、输出电路2、下拉电路3和晶体管t10，所述预充电路1分别与输出电路2、下拉电路3和晶体管t10的栅极电连接，所述输出电路2分别与下拉电路3、晶体管t10的源极和外设的时钟信号电连接，所述预充电路1与扫描信号线gn-4电连接，所述下拉电路3与扫描信号线gn+4电连接，所述扫描信号线gn-4和扫描信号线gn+4中的参数n均为大于或者等于4的正整数。

请参照图2，所述预充电路1包括晶体管t1，所述晶体管t1的栅极与扫描信号线gn-4电连接，所述晶体管t1的源极分别与输出电路2和下拉电路3电连接。

请参照图2，所述输出电路2包括晶体管t4和电容c1，所述晶体管t4的栅极分别与预充电路1、下拉电路3、晶体管t10的栅极和电容c1的一端电连接，所述晶体管t4的漏极与时钟信号电连接，所述晶体管t4的源极分别与电容c1的另一端、晶体管t10的源极和下拉电路3电连接。

请参照图2，所述下拉电路3包括晶体管t2、晶体管t3、晶体管t5、晶体管t7、晶体管t8和晶体管t9，所述晶体管t2的栅极分别与预充电路1、晶体管t7的漏极、输出电路2和晶体管t10的栅极电连接，所述晶体管t2的漏极分别与晶体管t3的栅极、晶体管t8的漏极、晶体管t9的漏极和晶体管t5的栅极电连接，所述晶体管t2的源极分别与晶体管t3的源极、晶体管t9的源极和晶体管t5的源极电连接，所述晶体管t8的栅极与晶体管t8的源极电连接，所述晶体管t5的漏极分别与输出电路2和晶体管t10的源极电连接。

上述的各晶体管的尺寸大小如下(晶体管(即tft)的宽度和长度会影响到晶体管的电性差异，所以在电路设计时晶体管的宽度和长度尺寸设计将影响电路操作，上述中w的全称是width，表示的是晶体管沟道的宽度，而l的全称是length，表示的是晶体管沟道的长度，因此，w/l表示的是晶体管的宽度和长度的尺寸大小)：

t1的w/l为100um/4um；

t2的w/l为120um/4.5um；

t3的w/l为120um/4.5um；

t4的w/l为2700um/4um；

t5的w/l为200um/4um；

t7的w/l为100um/4um；

t8的w/l为30um/5um；

t9的w/l为30um/5um；

上述给出的关于晶体管的尺寸只是其中的一种，在实际应用可根据需求选择合适的尺寸。

电容c1和电容c2的电容值均为1000ff。

下拉电路3分别工作在两个不同的区间(预充期间和下拉期间)：

预充期间：扫描信号线gn-4为高电位(或高电平)，晶体管t1打开，晶体管t1的源极连接高电位fw，q点被充电至高电位，此时晶体管t2打开，晶体管t2漏极连接低电位vgl，p点被拉至低电位；

下拉期间：扫描信号线gn+4为高电位(或高电平)，晶体管t7打开，晶体管t7的源极连接bw为低电位，q点通过晶体管t7被拉低，此外晶体管t8的栅极为vh高电位，晶体管t8打开，p点被充电至高电位，则晶体管t3和晶体管t5打开，晶体管t3的源极和晶体管t5的源极连接低电位vgl，则q点的电位和gn的电位被拉低。

所述晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9和晶体管t10均为薄膜晶体管。

所述gip电路的晶体管t10的漏极与外设的测试信号线电连接。

在预充阶段中，利用gip电路预充电路1中的晶体管t1先对q点进行充电；充电完成后，为输出阶段，此时利用输出电路2的晶体管t4对输出信号gn进行输出，同时可利用测试电路的晶体管t10和q点的作用，将输出信号gn通过晶体管t10导入到测试信号线4上，有效的监控每一级的输出信号；输出完成后，首先利用下拉电路3中的晶体管对q点和输出信号gn进行下拉，下拉完成后，继续依靠下拉电路3中的晶体管对q点和输出信号gn进行下拉稳定；利用晶体管t10将gip的输出信号进行拉出测试，利用q点的倍压作用，能够在不引入其它更多信号线的情况，有效的检测每一级的输出信号；当面板gip输出信号有问题时，利用该测试结果可以较快捷的找出有问题的gip级数；采用该电路，利用q点的两倍压效果，使得输出信号的波形更稳定，利于测试线更有效的测试出输出信号。

请参照图3和图4，本实用新型的实施例二为：

请参照图3，一种gip输出信号检测电路，包括两个以上的测试信号线4，每个所述测试信号线4上均电连接有两个以上的上述的gip电路。

所述gip电路的晶体管t10的漏极与测试信号线4电连接。

请参照图4，通过模拟情况我们可以看出，测试信号线4的波形能够稳定的输出，在某一级的输出波形有异常的话，使用者可以通过测试信号线4上的输出波形去推出出现异常的gip级数，有利于使用者更好的解决面板问题；同时，由于本方案中设计的gip电路的q点的倍压作用，在不多引入tft元件和信号线的作用下，能够有效的监控每一级的输出信号。

本方案的具体实施例为：

可以分为四个阶段：预充阶段、输出阶段、下拉阶段和下拉维持阶段；

在预充期间：控制晶体管t1输入高电平，即扫描信号线gn-4讯号为高电位，此时通过预充电路1的晶体管t1对q点进行充电，q点的电位为高电位(记为vh)，gn和p的电位为低电位(记为vl)，此阶段完成了q点的预充电，同时受q点影响，晶体管t10的漏极输出低电位，可以拉低上一级的输出信号；

在输出期间，控制晶体管t4的漏极输入高电平，即ck1讯号为高电位，且q点的电位为高电位，由于电容的耦合效应(couplinginduction)，使得q点的电位升高约为2vh，稳定了gn的输出电压vh，同时受q点两倍压的影响，此时测试电路中的晶体管t10就会打开，将输出信号gn输出到测试端中，达到监控每一级输出信号的目的；

在下拉期间：控制晶体管t7的栅极输入高电平，即gn+4讯号为高电位，此时p点以及其它信号线也均为高电位，通过下拉电路3中的晶体管，将q点和gn由原来的高电位拉低至vl；

在下拉维持期间：利用p点和其它信号线，通过下拉电路3中的晶体管，保持q点和gn的低电位。

综上所述，本实用新型提供的一种gip电路和gip输出信号检测电路，过本方案设计的gip电路，能够通过晶体管t10将输出信号引入到测试信号线，连接到测试pad上，通过测量测试pad上的信号，从而达到可以检测每一级gip的输出信号效果，有效的解决了现有gip技术中无法检测每一级gip输出信号的情况，从而提高了监控和解决问题的能力。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除