一种面板驱动电路及面板的制作方法

本实用新型涉及面板技术领域，特别涉及一种面板驱动电路及面板。

背景技术：

gip技术(gatedriverinpanel)：阵列栅极驱动技术，广泛应用在液晶显示面板(lcd)以及amoled显示面板；gip技术就是将水平扫描线的驱动电路制作在显示区(activearea)周围的基板上，使之能替代外接集成电路板(integratedcircuit，ic)来完成水平扫描线的驱动。

为了使面板显示屏美观，窄边框设计目前已经成为显示屏领域的趋势，并朝着无边框显示屏发展；传统的7t2c(指的是7个晶体管和2个电容)gip电路架构是单级g_out输出，输出4级gip信号，则需要28个tft(薄膜晶体管)，因此gip电路区域占用面积较大，导致边框较大，影响显示区域；而且随着边框越小，封框胶和液晶显示面板内lcd有效显示区域(activearea)的距离就越近，越容易对有效显示区域内的元件造成污染，产生一些周边亮度不均(mura)等问题难以实现显示面板超窄边框的需求。

技术实现要素：

本实用新型所要解决的技术问题是：提供一种能够实现超窄边框的面板驱动电路及面板。

为了解决上述技术问题，本实用新型采用的第一种技术方案为：

一种面板驱动电路，包括第一gip电路、第二gip电路和第三gip电路，所述第二gip电路的结构与第三gip电路的结构相同，所述第一gip电路分别与第二gip电路和第三gip电路电连接，所述第二gip电路与第三gip电路电连接，所述第一gip电路包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t12、晶体管st1、电容c1和电容c2，所述第二gip电路包括晶体管t9、晶体管t10、晶体管st2和电容c3；

所述晶体管t1的栅极分别与晶体管t1的漏极和第一扫描信号线电连接，所述晶体管t1的源极分别与晶体管t7的漏极、晶体管t3的栅极、晶体管t5的漏极、电容c1的一端、晶体管t4的栅极、晶体管st2的源极和晶体管st1的源极电连接，所述晶体管t7的栅极与扫描信号线gn+4电连接，所述晶体管t4的漏极与时钟信号clk1电连接，所述晶体管t7的源极分别与晶体管t3的源极、晶体管t5的源极、晶体管t6的源极、晶体管t10的源极和晶体管t8的源极电连接，所述晶体管t3的漏极分别与晶体管t2的源极、晶体管t5的栅极、晶体管t6的栅极、晶体管t10的栅极和晶体管t8的栅极电连接，所述晶体管t2的栅极分别与晶体管t2的漏极晶体管st1的栅极、晶体管st2的栅极和时钟信号clk5电连接，所述电容c1的另一端分别与晶体管t6的漏极、晶体管t4的源极和扫描信号线gn电连接，所述晶体管st1的漏极分别与电容c2的一端和晶体管t12的栅极电连接，所述电容c2的另一端分别与晶体管t12的源极、晶体管t8的漏极和扫描信号线gn+1电连接，所述晶体管t12的漏极与时钟信号clk2电连接，所述晶体管st2的漏极分别与电容c3的一端和晶体管t9的栅极电连接，所述电容c3的另一端分别与晶体管t9的源极、晶体管t10的漏极和扫描信号线gn+2电连接，所述晶体管t9的漏极与时钟信号clk3电连接，所述扫描信号线gn、扫描信号线gn+1、扫描信号线gn+2和扫描信号线gn+4中的参数n均为大于或者等于1的正整数。

本实用新型采用的第二种技术方案为：

一种面板，包括显示区和非显示区，所述非显示区分布在显示区两侧，所述非显示区包括上述的面板驱动电路。

本实用新型的有益效果在于：

本方案设计的面板驱动电路是一种能够实现多级输出的驱动电路，一个驱动电路就能够实现多级输出信号，不仅减少了晶体管的数量，而且电容的数量也相对减少，通过减少全级输出信号所需要的晶体管数量及电容数量来减小驱动电路面积，从而实现面板的窄边框需求，使显示器外观更加美观，以及增大面板显示区的面积，使显示效果更佳；本方案设计的面板驱动电路相较于现有技术中输出4级信号的驱动电路，能够减少12个晶体管和4个电容。

附图说明

图1为根据本实用新型的一种面板驱动电路的电路结构图；

图2为根据本实用新型的一种面板驱动电路的波形图；

图3为根据本实用新型的一种面板驱动电路的阶段i的电路结构图；

图4为根据本实用新型的一种面板驱动电路的阶段ii至阶段v的电路结构图；

图5为根据本实用新型的一种面板驱动电路的阶段vi的电路结构图；

图6为根据本实用新型的一种面板的结构示意图；

标号说明：

1、显示区；2、非显示区。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1，本实用新型提供的一种技术方案：

一种面板驱动电路，包括第一gip电路、第二gip电路和第三gip电路，所述第二gip电路的结构与第三gip电路的结构相同，所述第一gip电路分别与第二gip电路和第三gip电路电连接，所述第二gip电路与第三gip电路电连接，所述第一gip电路包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t12、晶体管st1、电容c1和电容c2，所述第二gip电路包括晶体管t9、晶体管t10、晶体管st2和电容c3；

所述晶体管t1的栅极分别与晶体管t1的漏极和第一扫描信号线电连接，所述晶体管t1的源极分别与晶体管t7的漏极、晶体管t3的栅极、晶体管t5的漏极、电容c1的一端、晶体管t4的栅极、晶体管st2的源极和晶体管st1的源极电连接，所述晶体管t7的栅极与扫描信号线gn+4电连接，所述晶体管t4的漏极与时钟信号clk1电连接，所述晶体管t7的源极分别与晶体管t3的源极、晶体管t5的源极、晶体管t6的源极、晶体管t10的源极和晶体管t8的源极电连接，所述晶体管t3的漏极分别与晶体管t2的源极、晶体管t5的栅极、晶体管t6的栅极、晶体管t10的栅极和晶体管t8的栅极电连接，所述晶体管t2的栅极分别与晶体管t2的漏极晶体管st1的栅极、晶体管st2的栅极和时钟信号clk5电连接，所述电容c1的另一端分别与晶体管t6的漏极、晶体管t4的源极和扫描信号线gn电连接，所述晶体管st1的漏极分别与电容c2的一端和晶体管t12的栅极电连接，所述电容c2的另一端分别与晶体管t12的源极、晶体管t8的漏极和扫描信号线gn+1电连接，所述晶体管t12的漏极与时钟信号clk2电连接，所述晶体管st2的漏极分别与电容c3的一端和晶体管t9的栅极电连接，所述电容c3的另一端分别与晶体管t9的源极、晶体管t10的漏极和扫描信号线gn+2电连接，所述晶体管t9的漏极与时钟信号clk3电连接，所述扫描信号线gn、扫描信号线gn+1、扫描信号线gn+2和扫描信号线gn+4中的参数n均为大于或者等于1的正整数。

从上述描述可知，本实用新型的有益效果在于：

本方案设计的面板驱动电路是一种能够实现多级输出的驱动电路，一个驱动电路就能够实现多级输出信号，不仅减少了晶体管的数量，而且电容的数量也相对减少，通过减少全级输出信号所需要的晶体管数量及电容数量来减小驱动电路面积，从而实现面板的窄边框需求，使显示器外观更加美观，以及增大面板显示区的面积，使显示效果更佳；本方案设计的面板驱动电路相较于现有技术中输出4级信号的驱动电路，能够减少12个晶体管和4个电容。

进一步的，所述电容c1、电容c2和电容c3的电容量均相同。

由上述描述可知，电容c1、电容c2和电容c3的电容量均相同，能够使得电容c1的一端与晶体管t4的栅极相连接处的电位、电容c2的一端与晶体管t12的栅极相连接处的电位和电容c3的一端与晶体管t9的栅极相连接处的电位相同或接近，从而保证输出信号不受干扰，输出稳定。

进一步的，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10和晶体管t12均为薄膜晶体管。

请参照图6，本实用新型提供的第二种技术方案：

一种面板，包括显示区和非显示区，所述非显示区分布在显示区两侧，所述非显示区包括上述的面板驱动电路。

从上述描述可知，本实用新型的有益效果在于：

本方案设计的面板驱动电路是一种能够实现多级输出的驱动电路，一个驱动电路就能够实现多级输出信号，不仅减少了晶体管的数量，而且电容的数量也相对减少，通过减少全级输出信号所需要的晶体管数量及电容数量来减小驱动电路面积，本方案的面板的非显示区包括面板驱动电路，从而实现面板的窄边框需求，使显示器外观更加美观，以及增大面板显示区的面积，使显示效果更佳；本方案设计的面板驱动电路相较于现有技术中输出4级信号的驱动电路，能够减少12个晶体管和4个电容。

请参照图1，本实用新型的实施例一为：

一种面板驱动电路，包括第一gip电路、第二gip电路和第三gip电路，所述第二gip电路的结构与第三gip电路的结构相同，所述第一gip电路分别与第二gip电路和第三gip电路电连接，所述第二gip电路与第三gip电路电连接，所述第一gip电路包括晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t12、晶体管st1、电容c1和电容c2，所述第二gip电路包括晶体管t9、晶体管t10、晶体管st2和电容c3；

所述晶体管t1的栅极分别与晶体管t1的漏极和第一扫描信号线电连接，所述晶体管t1的源极分别与晶体管t7的漏极、晶体管t3的栅极、晶体管t5的漏极、电容c1的一端、晶体管t4的栅极、晶体管st2的源极和晶体管st1的源极电连接，所述晶体管t7的栅极与扫描信号线gn+4电连接，所述晶体管t4的漏极与时钟信号clk1电连接，所述晶体管t7的源极分别与晶体管t3的源极、晶体管t5的源极、晶体管t6的源极、晶体管t10的源极和晶体管t8的源极电连接，所述晶体管t3的漏极分别与晶体管t2的源极、晶体管t5的栅极、晶体管t6的栅极、晶体管t10的栅极和晶体管t8的栅极电连接，所述晶体管t2的栅极分别与晶体管t2的漏极晶体管st1的栅极、晶体管st2的栅极和时钟信号clk5电连接，所述电容c1的另一端分别与晶体管t6的漏极、晶体管t4的源极和扫描信号线gn电连接，所述晶体管st1的漏极分别与电容c2的一端和晶体管t12的栅极电连接，所述电容c2的另一端分别与晶体管t12的源极、晶体管t8的漏极和扫描信号线gn+1电连接，所述晶体管t12的漏极与时钟信号clk2电连接，所述晶体管st2的漏极分别与电容c3的一端和晶体管t9的栅极电连接，所述电容c3的另一端分别与晶体管t9的源极、晶体管t10的漏极和扫描信号线gn+2电连接，所述晶体管t9的漏极与时钟信号clk3电连接，所述扫描信号线gn、扫描信号线gn+1、扫描信号线gn+2和扫描信号线gn+4中的参数n均为大于或者等于1的正整数。

所述第三gip电路包括晶体管t11、晶体管t13、晶体管st3和电容c4，所述晶体管t11的栅极分别与电容c4的一端和晶体管st3的漏极电连接，所述晶体管t11的漏极与时钟信号clk4电连接，所述晶体管st3的栅极与晶体管st2的栅极电连接，所述晶体管st3的源极与晶体管st2的源极电连接，所述晶体管t11的源极分别与电容c4的另一端和晶体管t13的漏极电连接，所述晶体管t13的栅极与晶体管t10的栅极电连接，所述晶体管t13的源极与晶体管t10的源极电连接。

所述电容c1、电容c2和电容c3的电容量均相同。

所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10和晶体管t12均为薄膜晶体管。

所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、晶体管t10、晶体管t11、晶体管st1、晶体管st2和晶体管st3的尺寸可以为：

t1(w/l)＝100um/8um；

t2(w/l)＝20um/8um；

t3(w/l)＝20um/8um；

t4(w/l)＝900um/8um；

t5(w/l)＝20um/8um；

t6(w/l)＝50um/8um；

t7(w/l)＝100um/8um；

t8(w/l)＝50um/8um；

t9(w/l)＝900um/8um；

t10(w/l)＝50um/8um；

t11(w/l)＝900um/8um；

t12(w/l)＝900um/8um；

t13(w/l)＝50um/8um；

st1(w/l)＝50um/8um；

st2(w/l)＝50um/8um；

st3(w/l)＝50um/8um；

晶体管(即tft)的宽度和长度会影响到晶体管的电性差异，所以在电路设计时晶体管的宽度和长度尺寸设计将影响电路操作，上述中w的全称是width，表示的是晶体管沟道的宽度，而l的全称是length，表示的是晶体管沟道的长度，因此，w/l表示的是晶体管的宽度和长度的尺寸大小；

上述给出的关于晶体管的尺寸只是其中的一种，在实际应用可根据需求选择合适的尺寸。

请参照图6，本实用新型的实施例二为：

一种面板，包括显示区1和非显示区2，所述非显示区2分布在显示区1两侧，所述非显示区2包括面板驱动电路。

本方案设计的面板具有用于上拉和下拉节点的节点共享结构，所有下拉tft(晶体管t5、晶体管t6、晶体管t8、晶体管t10和晶体管t13)连接到一个p节点，所有上拉节点(q1、q2、q3、q4和q5)通过3个分离tft(晶体管st1、晶体管st2和晶体管st3)来使q1、q2、q3、q4和q5相互独立，其中分离tft与其他tft并无差异，在此只是用于称呼区分，这3个分离tft的栅极通过时钟信号clk5(时钟信号名称，无实意)来控制，并采用并联方式，减小驱动电路的横向长度，这些分离tft起到隔离输出节点的作用，保证输出信号不受干扰，稳定输出；现有驱动电路输出gn、gn+1、gn+2和gn+3这4级输出信号(1级输出需要7个tft和2个电容)，则4级总共需要28个tft，而本方案设计的面板架构仅需要16个tft，比现有驱动电路tft数量上少12个；现有驱动电路输出4级信号需要28个tft和8个电容，则总区域面积s1＝l1*l2的长度，而本方案设计的面板架构的驱动电路输出4级信号需要16个tft和4个电容，则总区域面积s2＝l3*l4中，从数量上对比，可知s1大于s2，则电路layout中增大l4，即可减小l3，既达到缩小border的目的；其中需补充说明两点：由于需要保证q1、q2、q3、q4和q5的电位相同或者接近，则4个电容的电容量(电容量的计算公式为：c＝e0*er*d/a，电容量是由两金属间所夹介电层所构成，介电层的材料、厚度和两金属的重叠区域皆会影响电容量；e0为对於真空介质时介电系数，er为材料相对介电常数，d为两金属间的距离，a为两金属所重叠的面积大小)需相同，其次电容c1、电容c2、电容c3和电容c4的大小应能满足阶段iii-阶段v，q1能一直被hold住高电平。

本方案的具体实施例为：

请参照图2和图3，阶段i：在第一时间段(即t1-t2)信号扫描线gn-1输入高电平(即晶体管t1的栅极输入高电平)，晶体管t1导通，由于晶体管t1采用二极管接法，所以晶体管t1的源极电压等于信号扫描线gn-1的电压vgh压，此时电容c1开始充电；时钟信号clk5为高电平(电压值记为clk5_vgh)，控制晶体管st1、晶体管st2和晶体管st3打开(即晶体管st1、晶体管st2和晶体管st3导通)，q1、q2、q3、q4和q5处的电压相等，当晶体管t1至晶体管t12的栅极与漏极电压差等于晶体管的阈值电压vth时，晶体管t1至晶体管t12均处于截止状态，即当q1、q2、q3、q4和q5处的电压均为(clk5_vgh-vth)时，晶体管t1至晶体管t12均处于截止状态；

又因为此时q1、q2、q3、q4和q5处均为高电平，因此晶体管t4、晶体管t7、晶体管t9和晶体管t11导通；由于时钟信号clk1、时钟信号clk2、时钟信号clk3和时钟信号clk4均为低电平(可记为clk_vgl)，因此，扫描信号线gn、gn+1、gn+2和gn+3输出低电平；时钟信号clk5为高电平，晶体管t2导通，又因为q1此阶段为高电平，晶体管t3导通。由于此阶段需要下拉tft(晶体管t5、晶体管t6、晶体管t8、晶体管t10和晶体管t13)的栅极电压为低电平，即下拉tft处于截止，晶体管t3的tftsize(w/l)需要大于晶体管t2，保证栅极电压写入电压vgl(阶段ii-阶段v均为此情况，故后面不在叙述)；

具体各电压如下：

vq1＝vq2＝vq3＝vq4＝vq5＝clk5_vgh-vth；

vp＝vgl；

vgn＝vgn+1＝vgn+2＝vgn+3＝clk_vgl。

请参照图2和图4，阶段ii：在第二时间段(即t2-t3)信号扫描线gn-1和扫描信号线gn+4输入低电平(即晶体管t1的栅极和晶体管t7的栅极均输入低电平)，晶体管t1和晶体管t7均截止，此阶段q1处的电压为高电平，晶体管t3和晶体管t4导通，时钟信号clk1写入高电平(可记为clk1_vgh)，即gn输出clk1_vgh，p点写入vgl；由于电容c1的耦合作用，q1处的电压随着增加，△v＝clk1_vgh-clk_vgl(clk_vgl为时钟信号clk2、时钟信号clk3和时钟信号clk4输入的电压，即vq1＝clk5_vgh-vth+clk1_vgh-clk_vgl，阶段i结束后，晶体管st1、晶体管st2和晶体管st3截止，故阶段ii也处于截止；q2、q3和q4受电容c1hold作用保持不变阶段i电压，故晶体管t7、晶体管t9和晶体管t11导通，由于时钟信号clk2、时钟信号clk3和时钟信号clk4输入低电平clk_vgl，故gn、gn+1、gn+2和gn+3输出电压clk_vgl；

具体各电压如下：

vq1＝clk5_vgh-vth+clk1_vgh-clk_vgl；

vq2＝vq3＝vq4＝vq5＝clk5_vgh-vth；

vp＝vgl；

vgn＝vgn+1＝vgn+2＝vgn+3＝clk_vgl。

请参照图2和图4，阶段iii：在第三时间段(即t3-t4)信号扫描线gn-1和扫描信号线gn+4输入低电平(即晶体管t1的栅极和晶体管t7的栅极均输入低电平)，晶体管t1和晶体管t7均截止，此阶段q1处的电压为高电平，晶体管t3和晶体管t4导通，时钟信号clk1写入高电平(可记为clk1_vgh)，即gn输出clk1_vgh，p点写入vgl；由于电容c1的耦合作用，q1和q5处的电压随着降低，△v＝clk_vgl-clk_vgh(clk_vgl为时钟信号clk2、时钟信号clk3和时钟信号clk4输入的电压，即vq1＝clk5_vgh-vth+clk_vgl-clk_vgh，阶段ii结束后，晶体管st1、晶体管st2和晶体管st3截止，故阶段iii也处于截止；q2、q3和q4受电容c2、电容c3和电容q4hold作用保持不变阶段i电压，故晶体管t7、晶体管t9和晶体管t11均导通，由于时钟信号clk2此时输入高电平clk_vgh，故gn+1输出电压clk_vgh；点q2处的电压会受电容c2的耦合作用拉升，故vq2＝clk5_vgh-vth+clk_vgl-clk_vgh，时钟信号clk3和时钟信号clk4输入低电平clk_vgl，故gn+2和gn+3输出clk_vgl；

具体各电压如下：

vq1＝vq2＝clk5_vgh-vth+clk_vgl-clk_vgh；

vq3＝vq4＝clk5_vgh-vth；

vp＝vgl；

vgn＝clk_vgh；

vgn+1＝vgn+2＝vgn+3＝clk_vgl。

请参照图2和图4，阶段iv：在第四时间段(即t4-t5)信号扫描线gn-1和扫描信号线gn+4输入低电平(即晶体管t1的栅极和晶体管t7的栅极均输入低电平)，晶体管t1和晶体管t7均截止；由于电容c1、电容c2、电容c3和电容c4的hold作用，q1、q2、q3、q4和q5处的电压维持阶段iii电压，晶体管t4、晶体管t7、晶体管t9和晶体管t11均导通，时钟信号clk1、时钟信号clk2和时钟信号clk4均写入低电压(记为clk_vgl)，则gn、gn+1、和gn+3均输出clk_vgl；时钟信号clk3输入高电压(记为clk_vgh)，则gn+2写入clk_vgh，由于电容c2耦合作用，q2的电压拉升，△v＝clk_vgh-clk_vgl；q1处电压为高电平，晶体管t3导通，p点写入低电平vgl；阶段iii结束后，晶体管st1、晶体管st2和晶体管st3截止，故阶段iv也处于截止；

具体各电压如下：

vq1＝vq2＝vq3＝vq4＝clk5_vgh-vth；

vp＝vgl；

vgn＝vgn+1＝vgn+2＝clk_vgh；

vgn+3＝clk_vgl。

请参照图2和图4，阶段v：在第五时间段(即t5-t6)信号扫描线gn-1和扫描信号线gn+4输入低电平(即晶体管t1的栅极和晶体管t7的栅极均输入低电平)，晶体管t1和晶体管t7均截止；由于电容c1、电容c2、电容c3和电容c4的hold作用，q1、q2、q3、q4和q5处的电压维持阶段iv电压，晶体管t4、晶体管t7、晶体管t9和晶体管t11均导通，时钟信号clk1、时钟信号clk2和时钟信号clk3均写入低电压(记为clk_vgl)，则gn、gn+1、和gn+2均输出clk_vgl；时钟信号clk4输入高电压(记为clk_vgh)，由于电容c4耦合作用，q4处的电压被拉升，△v＝clk_vgh-clk_vgl；由于q1处的电压为高电平，晶体管t3导通，p点写入低电平vgl；阶段iv结束后，晶体管st1、晶体管st2和晶体管st3截止，故阶段iv也处于截止；

具体各电压如下：

vq1＝vq2＝vq3＝clk5_vgh-vth；

vq4＝clk5_vgh-vth+clk_vgh-clk_vgl；

vp＝vgl；

vgn＝vgn+1＝vgn+2＝clk_vgl；

vgn+3＝clk_vgh。

请参照图2和图5，阶段vi：在第六时间段(即t6-t7)信号扫描线gn-1继续保持低电平(即晶体管t1的栅极输入低电平)，扫描信号线gn+4输入高电平(晶体管t7的栅极均输入高电平)，晶体管t1截止，晶体管t7导通；q1处的电压被拉至vgl电压，因此晶体管t3和晶体管t4均截止；此时时钟信号clk5保持高电平输入，晶体管t2导通，p点电压写入高电平(记为clk5_vgh)，故下拉tft(晶体管t5、晶体管t6、晶体管t8、晶体管t10和晶体管t13)均导通，故gn、gn+1、gn+2和gn+3的电压被拉至vgl电压，由于电容c1、电容c2、电容c3和电容c4的hold作用，q1、q2、q3、q4和q5处的电压均被拉至低电压，此时分离tft(晶体管st1、晶体管st2和晶体管st3)的栅极与漏极的电压差大于阈值电压vth，故晶体管st1、晶体管st2和晶体管st3导通，q1、q2、q3、q4和q5处的电压均相等；晶体管t5导通，q1处的电压拉至vgl；

具体各电压如下：

vq1＝vq2＝vq3＝vq4＝vgl；

vgn＝vgn+1＝vgn+2＝vgn+3＝clk_vgl；

vp＝clk5_vgh。

综上所述，本实用新型提供的一种面板驱动电路及面板，本方案设计的面板驱动电路是一种能够实现多级输出的驱动电路，一个驱动电路就能够实现多级输出信号，不仅减少了晶体管的数量，而且电容的数量也相对减少，通过减少全级输出信号所需要的晶体管数量及电容数量来减小驱动电路面积，从而实现面板的窄边框需求，使显示器外观更加美观，以及增大面板显示区的面积，使显示效果更佳；本方案设计的面板驱动电路相较于现有技术中输出4级信号的驱动电路，能够减少12个晶体管和4个电容。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除