显示面板及其驱动方法以及显示装置与流程

2021-01-25 16:01:40|

413|

起点商标网

本发明实施例涉及显示技术，尤其涉及一种显示面板及其驱动方法以及显示装置。

背景技术：

显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，是多数自发光显示面板中不可或缺的元件。

然而，现有显示面板中，随着使用时间的增加，像素电路中驱动晶体管的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移，从而影响驱动晶体管的综合特性，进而影响显示均一性。

技术实现要素：

本发明实施例提供一种显示面板及其驱动方法以及显示装置，以改善现有驱动晶体管阈值电压漂移问题。

本发明实施例提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、发光控制模块以及偏置模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述数据写入模块连接于所述驱动晶体管的源极，用于选择性地为所述驱动模块提供数据信号；

所述发光控制模块用于选择性允许所述发光元件进入发光阶段；其中，

所述发光控制模块的控制端连接至发光控制信号线，用于接收发光控制信号，所述偏置模块连接于所述驱动晶体管的漏极与所述发光控制信号线之间；

所述像素电路的工作过程包括偏置阶段，在所述偏置阶段，所述偏置模块根据所述发光控制信号调节所述驱动晶体管的漏极电位。

基于同一发明构思，本发明实施例还提供了一种显示面板的驱动方法，所述显示面板像素电路和发光元件；

所述像素电路包括驱动模块、数据写入模块、发光控制模块以及偏置模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述数据写入模块连接于所述驱动晶体管的源极，用于选择性地为所述驱动模块提供数据信号；

所述发光控制模块用于选择性允许所述发光元件进入发光阶段；

所述发光控制模块的控制端连接至发光控制信号线，用于接收发光控制信号，所述偏置模块连接于所述驱动晶体管的漏极与所述发光控制信号线之间；

所述像素电路的工作过程包括偏置阶段，在所述偏置阶段，所述偏置模块根据所述发光控制信号调节所述驱动晶体管的漏极电位；其中，

所述显示面板的至少一帧画面的驱动方法包括：

所述发光控制模块中的晶体管与所述驱动晶体管同为pmos晶体管；

在所述偏置阶段，所述发光控制信号线接收高电平信号，在所述偏置模块的作用下，所述高电平信号抬高所述驱动晶体管漏极的电压，使所述驱动晶体管进入偏置状态；或者，

所述发光控制模块中的晶体管与所述驱动晶体管同为nmos晶体管；

在所述偏置阶段，所述发光控制信号线接收低电平信号，在所述偏置模块的作用下，所述低电平信号拉低所述驱动晶体管漏极的电压，使所述驱动晶体管进入偏置状态。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上所述的显示面板。

本发明实施例中，像素电路包括偏置模块，偏置模块连接于发光控制信号线与驱动晶体管的漏极之间，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的i-v曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的i-v曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。

图1是本发明实施例提供的第一种显示面板的像素电路示意图；

图2是本发明实施例提供的第二种显示面板的像素电路示意图；

图3是本发明实施例提供的第三种显示面板的像素电路示意图；

图4是像素电路的第一种工作时序的示意图；

图5是像素电路的第二种工作时序的示意图；

图6是像素电路的第三种工作时序的示意图；

图7是像素电路的第四种工作时序的示意图；

图8是本发明实施例提供的第四种显示面板的像素电路示意图；

图9是像素电路的第五种工作时序的示意图；

图10是像素电路的第六种工作时序的示意图；

图11是本发明实施例提供的第五种显示面板的像素电路示意图；

图12是本发明实施例提供的第六种显示面板的像素电路示意图；

图13是本发明实施例提供的第七种显示面板的像素电路示意图；

图14是本发明实施例提供的一种像素电路的局部截面示意图；

图15是本发明实施例提供的一种像素电路的俯视结构示意图；

图16是本发明实施例提供的一种显示装置的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。

参考图1，图1是本发明实施例提供的第一种显示面板的像素电路示意图。本实施例提供的显示面板包括：像素电路10和发光元件20；像素电路10包括驱动模块11、发光控制模块12以及偏置模块13和数据写入模块14；驱动模块11用于为发光元件20提供驱动电流，驱动模块11包括驱动晶体管t0；发光控制模块12用于选择性地允许发光元件20进入发光阶段；数据写入模块14连接于驱动晶体管t0的源极，用于选择性地为驱动模块11提供数据信号vdata；其中，发光控制模块12的控制端连接至发光控制信号线，用于接收发光控制信号em，其中，偏置模块13连接于驱动晶体管t0的漏极与发光控制信号线之间，像素电路10的工作过程包括偏置阶段，在偏置阶段，偏置模块13用于根据发光控制信号em调节驱动晶体管t0的漏极电位。

本实施例中，像素电路10包括驱动模块11，驱动模块11的输出端即漏极与发光元件20电连接，驱动模块11包括驱动晶体管t0，驱动晶体管t0导通后驱动模块11为发光元件20提供驱动电流，驱动晶体管t0的通断控制提供给发光元件20的驱动电流大小。其中，驱动晶体管t0的源极与驱动模块11的输入端电连接，驱动晶体管t0的漏极与驱动模块11的输出端电连接。在其他实施例中，还可选驱动晶体管的漏极与驱动模块的输入端电连接，驱动晶体管的源极与驱动模块的输出端电连接，可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。

像素电路10包括数据写入模块14，数据写入模块14的源极连接于数据信号端，用于接收数据信号vdata，数据写入模块14的漏极连接于驱动晶体管t0的源极，数据写入模块14的控制端连接于第一扫描信号线，用于接收第一扫描信号s1，第一扫描信号s1控制数据写入模块14的开启和关断；可选的，数据写入模块包括第二晶体管t2，第二晶体管t2的源极连接于数据信号端，漏极连接于驱动晶体管t0的源极，栅极连接于第一扫描信号线。

像素电路10包括发光控制模块12，发光控制模块12的控制端连接至发光控制信号线em，发光控制信号线em输出有效脉冲时，发光控制模块12开启，驱动发光元件20进入发光阶段，则驱动电流流入发光元件20；发光控制信号线em输出无效脉冲时，发光控制模块12关断，断开驱动电流流入发光元件20的路径。

像素电路10包括偏置模块13，偏置模块13连接于驱动晶体管t0的漏极与发光控制信号线em之间。偏置模块13用于拉低或抬高驱动晶体管t0的漏极的电位。以驱动晶体管t0为pmos为例，发光控制信号线em接收高电平信号，偏置模块13抬高驱动晶体管t0的漏极电压。在其他实施例中，还可选驱动晶体管为nmos，发光控制信号线em接收低电平信号，偏置模块13拉低驱动晶体管t0的漏极电压。以下各实施例均以驱动晶体管为pmos为例进行描述。

像素电路在发光阶段等非偏置阶段，可能存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，id-vg曲线发生偏移，导致驱动晶体管的阈值电压不断增大，从而影响流入发光元件的驱动电流，进而影响显示均一性。本实施例中，像素电路10的工作过程中，通过偏置模块13调节驱动晶体管t0的漏极电压，可以减弱驱动晶体管t0内部离子极性化程度，补偿驱动晶体管t0的阈值电压漂移。

可选像素电路的工作过程还包括至少一非偏置阶段；在偏置阶段，驱动晶体管的栅极电压为vg1，源极电压为vs1，漏极电压为vd1；在非偏置阶段，驱动晶体管的栅极电压为vg2，源极电压为vs2，漏极电压为vd2；其中，

|vg1-vd1|＜|vg2-vd2|

在此种情形下，通过缩小驱动晶体管t0的栅极电位与驱动晶体管t0的漏极电位之间的电势差，可以缓解在非偏置阶段驱动晶体管t0的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

另外地，在本实施例的一些实施方式中，

(vg1-vs1)×(vg2-vs2)＜0，或者，

(vg1-vd1)×(vg2-vd2)＜0。

像素电路的工作过程中，若驱动晶体管的栅极电压和漏极电压满足(vg1-vd1)×(vg2-vd2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即vg2>vd2，则vg2-vd2>0。在偏置阶段，数据信号写入驱动晶体管的漏极，使得驱动晶体管的栅极电压小于驱动晶体管的漏极电压，即vg1<vd1，则vg1-vd1<0。那么(vg1-vd1)×(vg2-vd2)＜0。

在其他实施例中，可选像素电路的工作过程中，若驱动晶体管的源极与漏极互换，则驱动晶体管的栅极电压和源极电压满足(vg1-vs1)×(vg2-vs2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的源极电压，即vg2>vs2，则vg2-vs2>0。在偏置阶段，数据信号写入驱动晶体管的源极，使驱动晶体管的栅极电压小于驱动晶体管的源极电压，即vg1<vs1，则vg1-vs1<0。那么(vg1-vs1)×(vg2-vs2)＜0。

另外，可选的，本实施例中，因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置阶段耗费太长的时间，可以设置vd1-vg1＞vg2-vd2＞0，如此，使得偏置阶段的vd1-vg1足够大，则能够使得偏置阶段在尽快的时间内达到预期的偏置效果，在其他的实施方式中，若驱动晶体管的源极与漏极发生了转换，也可以设置vs1-vg1＞vg2-vs2＞0，视具体的电路情形而定。

可选的，在本实施例的其他实施方式中，偏置阶段的时间长度为t1，非偏置阶段的时间长度为t2，其中，

(∣vg1-vs1∣﹣∣vg2-vs2∣)×(t1-t2)＜0，或者，

(∣vg1-vd1∣﹣∣vg2-vd2∣)×(t1-t2)＜0。

本实施例中，在偏置阶段，使得驱动晶体管的漏极电压大于驱动晶体管的栅极电压，即vg1-vd1<0。非偏置阶段，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即vg2-vd2>0。偏置驱动晶体管的过程中，若偏置电压较大，则偏置时间可以适当减小，若偏置电压较小，则偏置时间可以适当延长。

基于此，若∣vg1-vd1∣﹣∣vg2-vd2∣>0，说明偏置电压较大，此时可以适当减小偏置阶段时长，即t1<t2，以此减小偏置阶段和非偏置阶段的阈值电压的偏差。若∣vg1-vd1∣﹣∣vg2-vd2∣<0，说明偏置电压较小，此时可以适当延长偏置阶段时长，即t1>t2，以此减小偏置阶段和非偏置阶段的阈值电压的偏差。

在其他实施例中，若驱动晶体管的源极与漏极互换，则偏置阶段和非偏置阶段驱动晶体管的栅极和漏极满足(∣vg1-vs1∣﹣∣vg2-vs2∣)×(t1-t2)＜0，可以减小非偏置阶段的阈值电压偏差。

需要说明的是，上述实施方式中的偏置阶段和非偏置阶段，尤其是涉及时间长度对比的，一般指的是一段连续不间断的偏置阶段，以及一段连续不间断的非偏置阶段之间的对比。

可选非偏置阶段为显示面板的发光阶段。示例性地，在一个发光阶段，驱动晶体管t0的源极电压为4.6v、栅极电压为3v、漏极电压为1v，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，通过偏置阶段，偏置驱动晶体管，可以对发光阶段驱动晶体管的阈值电压偏移进行补偿。

本实施例中，发光控制模块12中的晶体管与驱动晶体管t0为相同类型的晶体管，如同为pmos晶体管时，在偏置阶段，发光控制信号线接收高电平信号，在偏置模块13的作用下，高电平信号抬高驱动晶体管t0漏极的电压；或者，发光控制模块12中的晶体管与驱动晶体管t0同为nmos晶体管；在偏置阶段，发光控制信号线接收低电平信号，在偏置模块的作用下，低电平信号拉低驱动晶体管t0漏极的电压。在偏置模块13的作用下，实现了发光控制信号em对于驱动晶体管t0的漏极电位的调节。

可选的，如图1所示，像素电路10还包括补偿模块15，补偿模块15连接于驱动晶体管t0的栅极与驱动晶体管t0的漏极之间，用于补偿驱动晶体管t0的阈值电压；补偿模块15的控制端连接至第二扫描信号线，用于接收第二扫描信号s2，第二扫描信号s2控制补偿模块15的开启或者关断；其中，在偏置阶段，补偿模块15保持关断。因偏置阶段用于调整驱动晶体管t0的栅极电位与漏极电位之间的电势差，而补偿模块15连接于驱动晶体管t0的栅极与漏极之间，如果补偿模块15导通，会导致栅极电位与漏极电位基本相等，因此，在偏置阶段，补偿模块15保持关断。进一步可选的，补偿模块15包括第三晶体管t3，第三晶体管t3的源极连接于驱动晶体管t0的漏极，第三晶体管t3的漏极连接于驱动晶体管t0的栅极，第三晶体管t3的栅极连接于第二扫描信号线，用于接收第二扫描信号s2。

可选的，参考图2和图3，图2是本发明实施例提供的第二种显示面板的像素电路示意图，图3是本发明实施例提供的第三种显示面板的像素电路示意图，本实施例中，可选的，像素电路10还包括复位模块16；可选的，如图2所示，复位模块16连接于复位信号端与驱动晶体管t0的漏极之间，用于为驱动晶体管t0的栅极提供复位信号vref；或者，可选的，如图3所示，复位模块16连接于复位信号端与驱动晶体管t0的栅极之间，用于为驱动晶体管t0的栅极提供复位信号vref。

此处以图2中所示像素电路为例，参考图4-图6，图4是像素电路的第一种工作时序的示意图，图5是像素电路的第二种工作时序的示意图，图6是像素电路的第三种工作时序的示意图，需要说明的是，此处以及后文中出现的“第一种”等用语，仅仅是为了区分不同的示意图而命名，不应理解为各示意图之间存在排序关系。另外，此处，可选的，第三晶体管t3与第五晶体管t5为nmos晶体管，其他晶体管为pmos晶体管，nmos晶体管可以为氧化物半导体晶体管。

如图4-图6所示，可选显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。

本实施例中，可选的，前置阶段包括偏置阶段和中间阶段；在偏置阶段，补偿模块15关断；在中间阶段，补偿模块15开启；如图4所示，偏置阶段在中间阶段之前进行，或者，如图5所示，偏置阶段在中间阶段之后进行，以及，可以如图6所示，当前置阶段包括至少2个偏置阶段时，中间阶段还可以位于任意两个相邻的偏置阶段中间。后文中会进一步进行详细说明。

可选的，本实施例中，显示面板的一个数据写入周期包括s帧刷新画面，包括数据写入帧和保持帧，s＞0；其中，数据写入帧包括数据写入阶段；保持帧不包括数据写入阶段。

可选的，本实施例中，结合图2和图4，数据写入帧包括偏置阶段；其中，中间阶段依序包括复位阶段和数据写入阶段；在复位阶段，复位模块16以及补偿模块15开启，驱动晶体管t0的栅极接收复位信号进行复位；在数据写入阶段，数据写入模块14、驱动模块11以及补偿模块15均开启，数据信号写入驱动晶体管t0的栅极。因数据写入帧包括数据写入阶段，而数据写入阶段之前，需要先对驱动晶体管t0的栅极进行复位，因此，数据写入帧的前置阶段需要包括复位阶段和数据写入阶段，在前置阶段的其他时间内，补偿模块可以保持关断，此时，在发光控制信号em和偏置模块13的控制下，驱动晶体管t0的漏极电位被抬高。

可选的，在数据写入帧包括偏置阶段的情形中，在偏置阶段之前，还可以包括一次复位阶段，而后再进入偏置阶段。因偏置阶段的目的为调节驱动晶体管t0的栅极与漏极之间的电势差，在偏置阶段之前进行复位阶段，例如，驱动晶体管为pmos晶体管，则可以在复位阶段为驱动晶体管的栅极提供低电平信号进行复位；那么，在其后，在偏置阶段，补偿模块断开，在发光控制信号em与偏置模块15的作用下，抬高驱动晶体管的漏极电位。上述过程实现了驱动晶体管的栅极电位与漏极电位的两方面调节，从而提升了偏置效果。

参考图7，图7是像素电路的第四种工作时序的示意图，其中，保持帧包括偏置阶段，中间阶段包括复位阶段，在复位阶段，复位模块16以及补偿模块15开启，驱动晶体管t0的栅极接收复位信号vref进行复位。保持帧不包含数据写入阶段，因此，如果保持帧的前置阶段包括偏置阶段，结合图2中的像素电路，如果保持帧还包括复位阶段，则中间阶段包括该复位阶段，可选的，复位阶段在偏置阶段前进行，也可以在偏置阶段后进行，当前置阶段包括至少2个偏置阶段时，复位阶段还可以在任意两个相邻的中间阶段之间进行。可选的，复位阶段在偏置阶段之前进行，因偏置阶段的目的为调节驱动晶体管t0的栅极与漏极之间的电势差，在偏置阶段之前进行复位阶段，例如，驱动晶体管为pmos晶体管，则可以在复位阶段为驱动晶体管的栅极提供低电平信号进行复位；那么，在其后，在偏置阶段，补偿模块断开，在发光控制信号em与偏置模块15的作用下，抬高驱动晶体管的漏极电位。上述过程实现了驱动晶体管的栅极电位与漏极电位的两方面调节，从而提升了偏置效果。

可选的，显示面板的一个数据写入周期包括s帧刷新画面，包括数据写入帧和保持帧，s＞0；其中，数据写入帧包括数据写入阶段；保持帧不包括数据写入阶段。

以图3中所示的像素电路为例，参考图8，图8是本发明实施例提供的第四种显示面板的像素电路示意图，此处，可选的，第三晶体管t3与第五晶体管t5为nmos晶体管，其他晶体管为pmos晶体管，nmos晶体管可以为氧化物半导体晶体管。

可选的，如图8所示，本实施例中，数据写入帧包括偏置阶段，中间阶段包括数据写入阶段，在数据写入阶段，数据写入模块14、驱动模块11以及补偿模块15均开启，数据信号vdata写入驱动晶体管t0的栅极。如图3所示的像素电路中，因复位模块16连接于驱动晶体管的栅极，因此，在复位阶段，补偿模块15无需打开，因此，在复位阶段，发光控制信号em与偏置模块13也可以控制驱动晶体管t0的漏极电位，也即，在复位阶段的同时，也可以进行偏置阶段，因此，本实施例中，中间阶段可以仅包括数据写入阶段。如前面所述，如果前置阶段还包括复位阶段，偏置阶段与复位阶段的至少部分时间段重叠。

可选的，本实施例中，中间阶段的时间长度短于偏置阶段的时间长度，因为如前面的实施方式所述，中间阶段主要包括复位阶段或者数据写入阶段，而复位阶段以及数据写入阶段等阶段，均用于将相关信号写入该节点，无需过长时间，而如前面所述，偏置阶段的目的在于将非偏置阶段驱动晶体管的阈值电压偏移进行抵消，而通常发光阶段等非偏置阶段需占用较长时间，因此，偏置阶段也需要一定时间，来充分实现偏置效果。因此，中间阶段的时间长度可以短于偏置阶段的时间长度。

另外，可选的，本实施例中，前置阶段包括n个偏置阶段，n≥1；图6和图8中示出了偏置阶段包括2个偏置阶段的情形，在其他的实施例中，可以为3个或者3个以上。如图6和图8所示，偏置阶段包括第一偏置阶段和第二偏置阶段；前置阶段依序包括第一偏置阶段、中间阶段和第二偏置阶段。可选的，中间阶段的时间长度短于第一偏置阶段和第二偏置阶段各自的时间长度，如前面所述，因中间阶段的目的在于在相应的节点写入信号，而偏置阶段的目的在于抵消非偏置阶段驱动晶体管的阈值电压偏移，因此，一般地，可以设置中间阶段的时间长度短于第一偏置阶段和第二偏置阶段各自的时间长度，从而充分实现偏置效果。

另外，在一些实施方式中，可选的，第一偏置阶段与第二偏置阶段的时间长度相等，在其他的一些实施方式中，可选的，第一偏置阶段与第二偏置阶段中，至少一者的时间长度长于另一者的时间长度，在这种情形下，可选其中时间长度较长的偏置阶段为主偏置阶段，其他偏置阶段为辅偏置阶段，其中，主偏置阶段的为主要的偏置阶段，但是，为防止主偏置阶段的偏置效果不充分，可以进行辅偏置阶段，补充偏置效果。在一些情形中，可选的，第一偏置阶段的时间长度长于第二偏置阶段，在另一些情形中，也可选，第一偏置阶段的时间长度短于第二偏置阶段。

对于前置阶段包括n个偏置阶段，n≥1的情形，可选的，前置阶段中，任意两个偏置阶段的时间长度可以不相等，比如，第一个偏置阶段的时间长度大于其他偏置阶段的时间长度，可以这样理解，第一个偏置阶段为主偏置阶段，主要承担着抵消非偏置阶段的阈值电压偏差的问题，但是为了防止第一个偏置阶段的偏置效果不彻底，可以设置其他的补充偏置阶段，来充分补充偏置效果。在此基础上，可以设置，前置阶段中，偏置阶段的时间长度依序减小，从而可以利用在后的偏置阶段补充在前的偏置阶段的偏置效果不充分的情况。基于同样的构思，还可以相反地设置，如，最后一个偏置阶段的时间长度大于其他的偏置阶段的时间长度，特别地，前置阶段中，偏置阶段的时间长度依序增大，可以通过逐个时间长度逐渐增大的偏置阶段，来逐渐实现偏置效果。另外，综合前述构思，还可以设置中间某一个偏置阶段的时间长度大于第一个偏置阶段的时间长度，也大于第二个偏置阶段的时间长度，即利用收尾的偏置阶段作为补充，而中间的一个偏置阶段为主偏置阶段。

前述实施方式以及图4-图8所示的，均为前置阶段包含中间阶段的情形，在本实施例的其他实施方式中，前置阶段也可以不包含中间阶段。

结合图3中的像素电路，参考图9，图9是像素电路的第五种工作时序的示意图，图9所示为保持帧的工作时序，其中，保持帧包括偏置阶段，其中，前置阶段还包括复位阶段，在复位阶段，驱动晶体管t0的栅极接收复位信号vref进行复位；其中，复位阶段与偏置阶段的至少部分时间段交叠。在保持帧，无需进行数据写入阶段，且在图3中所示的像素电路中，因复位模块16连接于驱动晶体管t0的栅极，在复位阶段，补偿模块15无需开启，因此，可以使得复位阶段与偏置阶段的至少部分时间段同时进行，如此设置，能够一方面调节驱动晶体管t0的栅极电位，另一方面调节驱动晶体管t0的漏极电位，从而实现栅极电位与漏极电位的同时调节，从而有利于改善栅极电位与漏极电位之间的电势差，提升偏置效果。

另外，结合图3中的像素电路，参考图10，图10是像素电路的第六种工作时序的示意图，图10所示为保持帧的工作时序，其中，保持帧包括偏置阶段，保持帧的前置阶段即为偏置阶段。因保持帧不包括数据写入阶段，因此，如果保持帧不设置复位阶段，则保持帧中，补偿模块15无需打开，则在前置阶段的全部时间，发光控制信号em与偏置模块13均可以控制驱动晶体管t0的漏极电位，因此，前置阶段即为偏置阶段。

本实施例中，如图1-图3所示，发光控制模块12包括第一发光控制模块12a和第二发光控制模块12b；第一发光控制模块12a连接于第一电源信号端与驱动晶体管t0的源极之间，用于选择性地为驱动模块11提供第一电源信号pvdd；第二发光控制模块12b连接于驱动晶体管t0的漏极与发光元件20之间，用于选择性地允许驱动电流流入发光元件20。

可选的，第一发光控制模块12a包括第四晶体管t4，第四晶体管t4的源极连接于第一电源信号端，漏极连接于驱动晶体管t0的源极，栅极连接至发光控制信号端。第二发光控制模块12b包括第一晶体管t1，第一晶体管t1的源极连接于驱动晶体管t0的漏极，漏极连接于发光元件20，栅极连接至发光控制信号端。

可选的，本实施例中，可以如图1-图3所示的，第一发光控制模块12a的控制端与第二发光控制模块12b的控制端连接至同一发光控制信号线。此种情形，适用于第一发光控制模块12a与第二发光控制模块12b可以同时开启且可以同时关断的情形。

另外，可选的，本实施例中，参考图11，图11是本发明实施例提供的第五种显示面板的像素电路示意图，其中，第一发光控制模块12a的控制端连接至第一发光控制信号线，用于接收第一发光控制信号em1；第二发光控制模块12b的控制端连接至第二发光控制信号线，用于接收第二发光控制信号em2；偏置模块13可以连接至第一发光控制信号线，也可以连接至第二发光控制信号线；当偏置模块13连接至第二发光控制信号线时，因第一发光控制模块12a连接于第一电源信号端与驱动晶体管t0的源极之间，而第二发光控制模块12b连接于驱动晶体管t0的漏极与发光元件20之间，一般地，为了充分防止驱动晶体管t0的漏极与发光元件20之间断开，以保证发光元件20在非发光阶段不发光。在非发光阶段，第二发光控制模块12b保持关断，若第一晶体管t1为pmos晶体管，则在前置阶段，第二发光控制信号em2保持为高电平信号，因此，设置偏置阶段与第二发光控制信号线连接，可以保证前置阶段中，偏置阶段的时间长度较长，则有助于提升偏置效果。

如图11所示，本实施例中，可选的，偏置模块13包括第一电容c1，第一电容c1的第一极板连接至驱动晶体管t0的漏极，第一电容c1的第二极板连接至发光控制信号线；在偏置阶段，在第一电容c1的作用下，发光控制信号线上的发光控制信号em2抬高或者拉低驱动晶体管t0漏极的电压。因电容具有充放电的作用，因此，可以通过设置电容，使得发光控制信号em2来控制驱动晶体管t0漏极的电压，同时，电容无需再施加额外的信号来控制，因此，设置偏置模块13为第一电容c1可以简化电路的工作过程。

另外，可选的，本实施例中，像素电路还包括第二电容c2，第二电容c2包括第三极板，连接至第一电源信号端，第二电容c2包括第四极板，连接至驱动晶体管t0的栅极，第二电容c2用于存储传输至驱动晶体管t0栅极的数据信号vdata；本实施例中，第一电容c1的电容值可以大于第二电容的电容值c2，也可以等于第二电容的电容值c2。在一些实施方式中，第一电容c1的电容值小于第二电容的电容值c2，因第二电容的作用为存储写入驱动晶体管t0栅极的数据信号vdata，而写入驱动晶体管t0栅极的数据信号vdata为决定发光阶段驱动晶体管t0中产生的驱动电流的一个决定因素之一，因此，需要通过具有较强存储能力的电容，在数据写入阶段，将驱动晶体管t0的信号进行充分存储；而偏置阶段，目前是为了调整驱动晶体管t0的栅极电位与漏极电位之间的电势差，因此，从精确存储数据的角度来说，对于第二电容的存储能力的需求大于对于第一电容的存储能力的需求，因此，本实施例中，设置第一电容c1的电容值小于第二电容c2的电容值。

进一步地，可选的，第一电容c1的电容值和第二电容c2的电容值之间满足：c2×1/8≤c1≤c2×1/4。本申请的发明人发现，当c2×1/8≤c1≤c2×1/4时，第一电容c1的电容值即可满足偏置阶段的需求，且能够避免因第一电容c1的电容值过大，而导致像素电路的负载增加，影响发光控制信号线的信号传输的问题。

参考图12，图12是本发明实施例提供的第六种显示面板的像素电路示意图，可选的，本实施例中，偏置阶段还包括选通模块18，选通模块18连接于发光控制信号线与第一电容c1之间，用于选择性地允许发光控制信号em控制驱动晶体管t0漏极的电位；其中，选通模块18包括第一偏置晶体管t8，第一偏置晶体管t8的源极连接于发光控制信号线，第一偏置晶体管t0的漏极连接于第一电容c1；第一偏置晶体管t8的栅极连接于第一偏置信号线，用于接收第一偏置信号st1。因发光控制信号线与驱动晶体管t0的漏极之间仅包括第一电容c1时，会存在偏置阶段的进入和结束不能随时控制的情形，只要在前置阶段，补偿模块15关断，即进入偏置阶段，在一些情形下，为了更好地控制偏置阶段的开始和结束，设置选通模块18，可以使得偏置阶段的开始和结束通过第一偏置信号st1来控制。

参考图13，图13是本发明实施例提供的第七种显示面板的像素电路示意图，可选的，本实施例中，偏置模块13还包括第二偏置晶体管t9，第二偏置晶体管t9的源极连接至发光控制信号线，第二偏置晶体管t9的漏极连接于驱动晶体管t0的漏极，第二偏置晶体管t9的栅极连接至第二偏置控制信号线，用于接收第二偏置控制信号st2，在偏置阶段，第二偏置晶体管t9开启，发光控制信号em传输至驱动晶体管t0的漏极。在此情形中，通过设置第二偏置晶体管t9，可以在偏置阶段开始时，开启第二偏置晶体管t9，在偏置阶段结束时，关断第二偏置晶体管t9，从而实现偏置阶段的开始时间和结束时间的控制。

可选的，如图1-3以及图11-图13所示，本实施例中，像素电路还包括初始化模块17，初始化模块17连接于初始化信号端与发光元件20之间，用于选择性地为发光元件20提供初始化信号vini；其中，初始化模块17的控制端连接于第四扫描信号线，用于接收第四扫描信号s4。

可选的，初始化模块17包括第七晶体管t7，第七晶体管t7的源极连接于初始化信号端，漏极连接于发光元件20，栅极连接于第四扫描信号线。

当初始化模块17开启时，像素电路10进入初始化阶段，本实施例中，可选的，偏置阶段与初始化阶段的时间不交叠，在一些实施方式中，偏置阶段与初始化阶段的的时间可以部分重叠，因在偏置阶段，要求显示面板不发光，但是晶体管可能存在一定的漏电流，因此，如果发光元件20未接收初始化信号vini，则发光元件20在偏置阶段可能存在偷亮的风险，而在偏置阶段，将发光元件20进行初始化，可以进一步保证发光元件不发光。进一步地，初始化阶段结束时间可以早于偏置阶段，或者同于偏置阶段，或者晚于偏置阶段，以上方案均可。可以视具体的电路情况，进行灵活设计。

可选的，本实施例中，可以设置，第一偏置控制信号st1与第四扫描信号s4为相同的信号；或者，第二偏置控制信号st2与第四扫描信号s4为相同的信号；本实施例中，第四扫描信号s4控制初始化阶段的开始和结束，如前面所述，在偏置阶段，是否进行初始化阶段均可，也即，复用第四扫描信号s4为第一偏置控制信号sl1或者第二偏置控制信号sl2，如此，可以避免显示面板引入太多驱动信号，而导致显示面板的工作负载比较大，以及进大显示面板的边框。

本申请中，可选t0、t1、t2、t3、t4、t5和t6中的部分可以为采用多晶硅作为有源层的pmos，部分可以采用氧化物半导体作为有源层的nmos。例如，t3和t5为nmos晶体管，其他晶体管为pmos晶体管。可以理解，nmos晶体管的扫描信号的有效脉冲为高电平，pmos晶体管的扫描信号的有效脉冲为低电平。需要说明的是，图1至图13所示的像素电路仅是一种示例，本发明实施例中像素电路的结构并不限于此。

可选的，nmos晶体管的沟道区的宽长比大于pmos晶体管的沟道区的宽长比，因本申请中，若nmos晶体管主要起到开关晶体管的作用，需要迅速的响应能力，而宽长比大的晶体管，其沟道区长度较短，而有利于提升晶体管的响应能力。

另外，在本申请中，s1、s2、s3、s4四个扫描信号可以为不同的信号，在某些特定情况下，如时序满足一定条件，s1、s2、s3、s4四个信号中的至少两个也可以为相同的信号，例如，当t5与t7为相同类型的晶体管时，如均为pmos或者均为nmos，则s3与s4可以为相同的信号。再如，当t3与t7为相同类型的晶体管时，如均为pmos或者均为nmos，则s2与s4可以为相同的信号，具体情形视具体的电路结构以及时序而定，本实施例对此不作特别限定。

基于同一发明构思，本发明实施例还提供一种显示面板的驱动方法，可以结合图1，其中，显示面板包括像素电路10和发光元件20；像素电路10包括驱动模块11、数据写入模块14、发光控制模块12以及偏置模块13；驱动模块11用于为发光元件20提供驱动电流，驱动模块11包括驱动晶体管t0；数据写入模块14连接于驱动晶体管t0的源极，用于选择性地为驱动模块11提供数据信号vdata；发光控制模块12用于选择性允许发光元件20进入发光阶段；发光控制模块12的控制端连接至发光控制信号线，用于接收发光控制信号em，偏置模块13连接于驱动晶体管t0的漏极与发光控制信号线之间；像素电路的工作过程包括偏置阶段，在偏置阶段，偏置模块13用于响应于发光控制信号em，调节驱动晶体管t0的漏极电位；其中，

显示面板的至少一帧画面的驱动方法包括：

发光控制模块12中的晶体管与驱动晶体管t0同为pmos晶体管；在偏置阶段，发光控制信号线接收高电平信号，在偏置模块13的作用下，高电平信号抬高驱动晶体管t0漏极的电压，使驱动晶体管t0进入偏置状态；或者，发光控制模块12中的晶体管与驱动晶体管t0同为nmos晶体管；在偏置阶段，发光控制信号线接收低电平信号，在偏置模块13的作用下，低电平信号拉低驱动晶体管t0漏极的电压，使驱动晶体管t0进入偏置状态。

在本实施例的其他实施方式中，驱动方法可以包括前述任一实施方式中像素电路的工作过程所采用的驱动方法，本实施例不再重复描述相同内容，但是需认为均在本实施例提供的驱动方法的保护范围内。

参考图14和图15，图14是本发明实施例提供的一种像素电路的局部截面示意图，图15是本发明实施例提供的一种像素电路的俯视结构示意图，其中，像素电路包括两种类型的晶体管：晶体管tm以及晶体管tn,晶体管tm的栅极位于第一金属层m1，源极和漏极均位于第四金属层m4，晶体管tm包括第一有源层w1，位于第一金属层m1与衬底基板之间；晶体管tn的包括第一栅极和第二栅极，第一栅极位于第二金属层m2，第二栅极位于第三金属层m3，晶体管tn包括第二有源层w2，位于第二金属层m2与第三金属层m3之间，晶体管tn的源极和漏极位于第四金属层m4。其中，晶体管tm可以为低温多晶硅晶体管，晶体管tn可以为氧化物半导体晶体管。

像素电路包括第一电容c1和第二电容c2,第一电容c1包括第一极板c11和第二极板c12，第二电容c2包括第三极板c23和第四极板c24，第一极板和第二极板位于第一有源层w1、第一金属层m1、第二金属层m2、第二有源层w2、第三金属层m3、第四金属层这六层膜层中的任意两层；第三极板和第四极板位于第一有源层w1、第一金属层m1、第二金属层m2、第二有源层w2、第三金属层m3、第四金属层m4这六层膜层中的任意两层。

在一些情形中，第一极板与第三极板位于同一层，第二极板与第四极板位于同一层，在此种情形下，第一极板的面积小于第三极板，第二极板的面积小于第四极板，以达到第一电容c1的电容值小于第二电容c2的电容值的目的。

在一些情形中，第一极板与第三极板位于同一层，第二极板与第四极板位于不同的层，可选的，第一极板与第二极板之间的间距，大于第三极板与第四极板之间的间距，从而可以使得第一电容c1的电容值小于第二电容c2的电容值；在此种情形下，可选的，第一极板与第三极板位于第一金属层m1,第四极板位于第二金属层m2，第二金属层位于第二有源层，或者第三金属层m3，或者第四金属层m4。

在一些情形中，第一极板、第二极板、第三极板、第四极板均位于不同的膜层，其具体位置可以位于第一有源层w1、第一金属层m1、第二金属层m2、第二有源层w2、第三金属层m3、第四金属层m4这六层膜层中的任意一层，均为此情形的保护范围之内。

可选的，第一极板与第二极板之间包括第一绝缘层，第三极板与第四极板之间包括第二绝缘层，其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，从而使得第一电容c1的电容值小于第二电容c2的电容值。另外，可选的，当驱动晶体管为pmos晶体管，晶体管tm可以为驱动晶体管，此时，第二绝缘层的氢含量大于第一绝缘层中的氢含量，因为，本实施例中，第二电容c2为像素电路中的存储电容，而垂直于显示面板表面的方向上，第二电容c2一般与驱动晶体管交叠，而驱动晶体管为顶栅结构，因此，第二电容c2一般位于第一有源层w1背离衬底基板的一侧，特别的，第二电容c2的第三极板c23可以与晶体管tm的栅极复用，第四极板可以位于第二金属层m2上，且与晶体管tm的栅极交叠。此时驱动晶体管为pmos晶体管，可选的为低温多晶硅晶体管，而低温多晶硅晶体管的有源层需要进行氢化处理，从而导致其周围的膜层氢含量较高，因此，本实施例中，第二绝缘层的氢含量大于第一绝缘层中的氢含量。

可选的，第一绝缘层中的氧含量大于第二绝缘层中的氧含量，因第一电容c1小于第二电容c2，在一些情形下，第一绝缘层的厚度大于第二绝缘层的厚度，因此，第一电容c2的第一极板和第二极板中，至少有一个极板相较于第三极板和第四极板更靠近晶体管tn的有源层，即氧化物半导体晶体管的有源层，而为了保证氧化物半导体晶体管的正常功能，氧化物半导体有源层周围的膜层中，氢含量较小，而氧含量相对较高，因此，在此情形下，第一绝缘层中的氧含量大于第二绝缘层中的氧含量。

基于同一发明构思，本发明实施例还提供一种显示装置，包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板或者microled显示面板。

参考图16，图16是本发明实施例提供的一种显示装置的示意图，其中，可选该显示装置应用于智能手机、平板电脑等电子设备200中。可以理解，上述实施例仅提供了像素电路结构的部分示例，以及像素电路的驱动方法，显示面板还包括其他结构，在此不再一一赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击【在线咨询】或添加微信【19522093243】与客服一对一沟通，为大家解决相关问题。