有源矩阵有机发光显示器的移位寄存电路及其显示器的制作方法

本发明涉及一电子电路领域，具体涉及一种移位寄存电路结构以及具有移位寄存电路结构的有源矩阵有机发光显示器。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。oled按驱动方式可分为pmoled(passivematrixdrivingoled，无源矩阵驱动有机发光二极管)和amoled(activematrixdrivingoled，有源矩阵驱动有机发光二极管)两种。传统的pmoled随着显示装置尺寸的增大，通常需要降低单个像素的驱动时间，因而需要增大瞬态电流，从而导致功耗的大幅上升。而在amoled技术中，每个oled均通过tft(thinfilmtransistor，薄膜晶体管)开关电路逐行扫描输入电流，可以很好地解决这些问题。

由于工艺或者技术方面的原因，像素驱动电路需要通过像素补偿电路实现阈值电压补偿的功能。为了实现更好的显示效果，像素补偿电路工作在复位、数据写入、补偿等动作的时候不希望有机发光二极管(oled)发光，故通常使用开关tft控制主回路关断，避免oled异常发光。现有技术中，控制oled发光的方案一般通过产生顺序脉冲信号，然后把顺序脉冲信号作逻辑运算产生移位发光控制信号，具体地，通过触发器产生顺序脉冲信号，再由逻辑电路产生移位发光控制信号。例如公开号为cn100514419c的中国专利申请公开的技术方案，这类方案没有考虑到级联输出阈值电压损失的问题，导致若干级级联后波形电压可能无法维持。

还有的现有技术方案提到通过产生顺序脉冲信号，通过使用两路级联分别控制基数和偶数行，两路级联输出波形有一定的相位差，从而产生移位发光控制信号，例如公开号为cn102760406a的中国专利申请公开的技术方案。这类方案的缺点在于所需时钟信号端倍增，对稳定性和可靠性有不利影响。还有例如公开号为cn103886836b的中国专利申请公开的技术方案可以直接产生移位发光控制信号，但是在复位与补偿阶段存在输出级tft同时关断的时刻(高阻态)，只能够靠寄生电容维持输出，可能会受到其他信号线的串扰影响。

有鉴于此，本发明设计人有鉴于现有技术中所产生的缺失，经过悉心试验与研究，提出一种全新的有源矩阵有机发光显示器的移位寄存电路，采用pmos型晶体管的移位寄存电路，达到抗干扰能力强且可靠性高的目的，并一本锲而不舍的精神，终构思出本发明以克服上述问题。

技术实现要素：

本发明的目的在于：提供一种有源矩阵有机发光显示器的移位寄存电路，有效节省layout的面积，更有利于实现窄边框显示装置；在保持装态会在电容电压保持端口间断性地写入保持电位，整个电路工作状态会更加稳定，抗干扰和冲击能力会更强,以解决现有技术中存在的上述技术问题。

为达成本发明的一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第二晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第二节点且第二极连接信号输入端；第四晶体管的栅极连接第二节点,其第一极连接第一时钟信号端且第二极连接所述第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第二晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第六晶体管的第一极且第二极连接信号输入端；第四晶体管的栅极连接第六晶体管的第一极,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第六晶体管的栅极连接恒定低电压输入端,其第一极连接第四晶体管的栅极且第二极连接第二节点；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接第二电容；第二晶体管的栅极连接第二节点,其第一极连接第二电容且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第六晶体管的第一极且第二极连接信号输入端；第四晶体管的栅极连接第六晶体管的第一极,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第六晶体管的栅极连接恒定低电压输入端,其第一极连接第四晶体管的栅极且第二极连接第二节点；第七晶体管的栅极连接所述第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第八晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接第二电容；第二晶体管的栅极连接第二节点,其第一极连接第二电容且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第六晶体管的第一极且第二极连接信号输入端；第四晶体管的栅极连接第六晶体管的第一极,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第六晶体管的栅极连接恒定低电压输入端,其第一极连接第四晶体管的栅极且第二极连接第二节点；第七晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第八晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第七晶体管和第八晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第二晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第二节点且第二极连接信号输入端；第四晶体管的栅极连接第二节点,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第七晶体管的栅极连接信号输出端,其第一极连接第八晶体管的第一极且第二极连接第一节点；第八晶体管的栅极连接第一节点,其第一极连接第七晶体管的第一极且第二极连接恒定高电压输入端；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第七晶体管和第八晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第二晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第二节点且第二极连接第六晶体管的第一极；第四晶体管的栅极连接第二节点,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第六晶体管的栅极连接第一时钟信号端,其第一极连接第三晶体管的第二极且第二极连接信号输入端；第七晶体管的栅极连接信号输出端,其第一极连接第八晶体管的第一极且第二极连接第一节点；第八晶体管的栅极连接第一节点,其第一极连接第七晶体管的第一极且第二极连接恒定高电压输入端；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器的的移位寄存电路,包括：第一时钟信号端、第二时钟信号端、信号输入端、信号输出端、恒定高电压输入端、恒定低电压输入端、多个晶体管以及多个电容，多个晶体管包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管,多个电容包含第一电容和第二电容；其中第一晶体管的栅极连接第一节点,其第一极连接恒定高电压输入端且第二极连接信号输出端；第二晶体管的栅极连接第二节点,其第一极连接信号输出端且第二极连接第二时钟信号端；第三晶体管的栅极连接第一时钟信号端，其第一极连接第六晶体管的第一极且第二极连接第九晶体管的第一极；第四晶体管的栅极连接第六晶体管的第一极,其第一极连接第一时钟信号端且第二极连接第一节点；第五晶体管的栅极连接第一时钟信号端,其第一极连接恒定低电压输入端且第二极连接第一节点；第六晶体管的栅极连接恒定低电压输入端,其第一极连接第四晶体管的栅极且第二极连接第二节点；第七晶体管的栅极连接信号输出端,其第一极连接第八晶体管的第一极且第二极连接第一节点；第八晶体管的栅极连接第一节点,其第一极连接第七晶体管的第一极且第二极连接恒定高电压输入端；第九晶体管的栅极连接第一时钟信号端,其第一极连接第三晶体管的第二极且第二极连接信号输入端；第一电容的一端连接恒定高电压输入端且另一端连接第一节点；第二电容的一端连接第二节点且另一端连接信号输出端；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管为pmos薄膜晶体管。

为达成本发明的另一目的，本发明提供的一技术方案如下：

一种有源矩阵有机发光显示器，其特征在于，包括多个移位寄存电路且通过级联连接。

在上述可能的设计中,第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和的九晶体管的第一极为漏极,而第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和的九晶体管的第二极为源极。

附图说明

图1是本发明之移位寄存电路的第一实施例的结构图。

图2是本发明之移位寄存电路的第二实施例的结构图。

图3是本发明之移位寄存电路的第三实施例的结构图。

图4是本发明之移位寄存电路的第四实施例的结构图。

图5是本发明之移位寄存电路的第五实施例的结构图。

图6是本发明之移位寄存电路的第六实施例的结构图。

图7是本发明之移位寄存电路的第七实施例的结构图。

图8是表示本发明之图1～7的驱动时序图。

附图标记说明：m1～m9-第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管,c1～c2-第一电容、第二电容,ckv1-第一时钟信号端、ckv3-第二时钟信号端、in-信号输入端、out-信号输出端,vgh-恒定高电压输入端、vgl-恒定低电压输入端,t1～t4-驱动时序。

具体实施方式

有关本发明的详细说明及技术内容，配合图式说明如下，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。以下结合附图对本发明的各种实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

本发明以下将揭示有源矩阵有机发光显示器的移位寄存电路的多个实施例,并依序做详细说明,有源矩阵有机发光显示器包括显示区域以及包围显示区域的非显示区域；显示区域具有矩阵排列的像素以及设置在提供控制信号的行形式的扫描控制线和提供数据信号的列形式的信号线之间彼此交叉的部分处构成的像素电路结构。以下将依序说明本发明的一种有源矩阵有机发光显示器的移位寄存电路的第一至第七实施例，并针对下述相关电路驱动说明中该些晶体管依据栅极连接的各信号输入/输出端的次序作分组编号说明。

〔第一实施例〕

请参考图1，在本发明的一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图1所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、5个晶体管(m1～m5)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5；多个晶体管可以是pmos晶体管或nmos晶体管，但是与pmos晶体管相比，nmos晶体管的制造工艺较复杂，成本更高，因此，使用pmos晶体管可以降低移位寄存电路的成本。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第二节点n2且第二极连接信号输入端in；

第四晶体管m4的栅极连接第二节点n2,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,5个晶体管(m1～m5)的第一极为漏极,而5个晶体管(m1～m5)的第二极为源极。

在具体实施例中,5个晶体管(m1～m5)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第二实施例〕

请参考图2，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图2所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、6个晶体管(m1～m6)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5和第六晶体管m6。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第六晶体管m6的第一极且第二极连接信号输入端in；

第四晶体管m4的栅极连接第六晶体管m6的第一极,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第六晶体管m6的栅极连接恒定低电压输入端vgl,其第一极连接第四晶体管m4的栅极且第二极连接第二节点n2；

第一电容c1的一端连接恒定高电压输入端vgl且另一端连接第一节点n1,第二电容c1的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,6个晶体管(m1～m6)的第一极为漏极,而6个晶体管(m1～m6)的第二极为源极。

在具体实施例中,6个晶体管(m1～m6)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第三实施例〕

请参考图3，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图3所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、8个晶体管(m1～m8)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接第二电容c2；

第二晶体管m2的栅极连接第二节点n2,其第一极连接第二电容c2且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第六晶体管m6的第一极且第二极连接信号输入端in；

第四晶体管m4的栅极连接第六晶体管m6的第一极,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第六晶体管m6的栅极连接恒定低电压输入端vgl,其第一极连接第四晶体管m4的栅极且第二极连接第二节点n2；

第七晶体管m7的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第八晶体管m8的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,8个晶体管(m1～m8)的第一极为漏极,而8个晶体管(m1～m8)的第二极为源极。

在具体实施例中,8个晶体管(m1～m8)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第四实施例〕

请参考图4，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图4所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、8个晶体管(m1～m8)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第七晶体管m7和第八晶体管m8。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n1,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第二节点n2且第二极连接信号输入端in；

第四晶体管m4的栅极连接第二节点n2,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第七晶体管m7的栅极连接信号输出端out,其第一极连接第八晶体管m8的第一极且第二极连接第一节点n1；

第八晶体管m8的栅极连接第一节点n1,其第一极连接第七晶体管m7的第一极且第二极连接恒定高电压输入端vgh；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,8个晶体管(m1～m8)的第一极为漏极,而8个晶体管(m1～m8)的第二极为源极。

在具体实施例中,8个晶体管(m1～m8)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第五实施例〕

请参考图5，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图5所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、8个晶体管(m1～m8)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第六晶体管m6的第一极且第二极连接信号输入端in；

第四晶体管m4的栅极连接第六晶体管m6的第一极,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第六晶体管m6的栅极连接恒定低电压输入端vgl,其第一极连接第四晶体管m4的栅极且第二极连接第二节点n2；

第七晶体管m7的栅极连接信号输出端out,其第一极连接第八晶体管m8的第一极且第二极连接第一节点n1；

第八晶体管m8的栅极连接第一节点n1,其第一极连接第七晶体管m7的第一极且第二极连接恒定高电压输入端vgh；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,8个晶体管(m1～m8)的第一极为漏极,而8个晶体管(m1～m8)的第二极为源极。

在具体实施例中,8个晶体管(m1～m8)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第六实施例〕

请参考图6，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图6所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、8个晶体管(m1～m8)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第二节点n2且第二极连接第六晶体管m6的第一极；

第四晶体管m3的栅极连接第二节点n2,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第六晶体管m6的栅极连接第一时钟信号端ckv1,其第一极连接第三晶体管m3的第二极且第二极连接信号输入端in；

第七晶体管m7的栅极连接信号输出端out,其第一极连接第八晶体管m8的第一极且第二极连接第一节点n1；

第八晶体管m8的栅极连接第一节点n1,其第一极连接第七晶体管m7的第一极且第二极连接恒定高电压输入端vgh；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,8个晶体管(m1～m8)的第一极为漏极,而8个晶体管(m1～m8)的第二极为源极。

在具体实施例中,8个晶体管(m1～m8)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

〔第七实施例〕

请参考图7，在本发明的另一个优选的实施例中，移位寄存电路包括2个输入时钟端口、多个晶体管以及多个电容，移位寄存电路原理图如图7所示。本实施例中,移位寄存电路包含第一时钟信号端ckv1、第二时钟信号端ckv3、信号输入端in、信号输出端out和恒定高电压输入端vgh(高电平)、恒定低电压输入端vgl(低电平)、9个晶体管(m1～m9)和2个电容(c1～c2)组成。为了原理图的简洁起见，即使没有直接连线，图中所有拥有相同名字组件通过节点(n1,n2)以表示连接在一起。移位寄存电路结构描述如下：

多个晶体管包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8和第九晶体管m9。在本实施例中,多个晶体管采用pmos薄膜晶体管；多个电容包含第一电容c1和第二电容c2。

第一晶体管m1的栅极连接第一节点n1,其第一极连接恒定高电压输入端vgh且第二极连接信号输出端out；

第二晶体管m2的栅极连接第二节点n2,其第一极连接信号输出端out且第二极连接第二时钟信号端ckv3；

第三晶体管m3的栅极连接第一时钟信号端ckv1，其第一极连接第六晶体管m6的第一极且第二极连接第九晶体管m9的第一极；

第四晶体管m4的栅极连接第六晶体管m6的第一极,其第一极连接第一时钟信号端ckv1且第二极连接第一节点n1；

第五晶体管m5的栅极连接第一时钟信号端ckv1,其第一极连接恒定低电压输入端vgl且第二极连接第一节点n1；

第六晶体管m6的栅极连接恒定低电压输入端vgl,其第一极连接第四晶体管m4的栅极且第二极连接第二节点n2；

第七晶体管m7的栅极连接信号输出端out,其第一极连接第八晶体管m8的第一极且第二极连接第一节点n1；

第八晶体管m8的栅极连接第一节点n1,其第一极连接第七晶体管m7的第一极且第二极连接恒定高电压输入端vgh；

第九晶体管m9的栅极连接第一时钟信号端ckv1,其第一极连接第三晶体管m3的第二极且第二极连接信号输入端in；

第一电容c1的一端连接恒定高电压输入端vgh且另一端连接第一节点n1,第二电容c2的一端连接第二节点n2且另一端连接信号输出端out。

在具体实施例中,9个晶体管(m1～m9)的第一极为漏极,而9个晶体管(m1～m9)的第二极为源极。

在具体实施例中,9个晶体管(m1～m9)可采用增强型mosfet、空乏型mosfet、双极性接面型晶体管。

请参考图8，在驱动工作过程中，图8提供了本发明的上述第一实施例到第七实施例的移位寄存电路的时序波形。在本实施例中，第一时钟信号端波形为ckv1，第二时钟信号端波形为ckv3。在任意时刻中，ckv1和ckv3最多只有一个时钟信号端输出低电平。这两个时钟信号端的高电平为vgh、低电平为vgl。为了依次地产生扫描信号，把多个移位寄存电路级联。结合图1以及时序图(图8)，下述主要针对本发明第一实施例的移位寄存电路的工作过程进行说明。

为了方便说明，这里将第一晶体管m1的栅极、第四晶体管m4的第二极、第五晶体管m5的第二极和第一电容c1的其中一端所连接的点表示为第一节点n1，将第二晶体管m2的栅极、第三晶体管m3的第一极、第二电容c1的其中一端和第四晶体管m4的栅极所连接的点表示为n2节点，如图1所示。

t1阶段，第一时钟信号端ckv1为低电压信号,第二时钟信号端ckv3为高电压信号,信号输入端in为高电压信号；此时第三晶体管m3和第五晶体管m5开启，信号输入端in输入的高电压信号通过第三晶体管m3传入第二节点n2,导致第四晶体管m4和第二晶体管m2关闭,恒定低电压输入端vgl输入的低电压信号通过第五晶体管m5传入第一节点n1，使得第一晶体管m1开启，而恒定高电压输入端vgh输入的高电压信号通过第一晶体管m1从信号输出端out输出。

t2阶段，基于第一电容c1和第一时钟信号端ckv1，使得第一晶体管m1开启，移位寄存电路的信号输出端out输出高电压信号。具体来说，在t2阶段中,第一时钟信号端ckv1转为高电压信号,第二时钟信号端ckv3转为低电压信号,信号输入端in保持高电压信号；此时第三晶体管m3和第五晶体管m5关闭；与此同时，在第二电容c2的耦合作用下，第二节点n2的电位变得更高，保证输出时刻第二节点n2较高的电压,而恒定高电压输入端vgh的高电压信号使得第二晶体管m2完全断开，并且恒定高电压输入端vgh持续输入的高电压信号通过第一晶体管m1从信号输出端out输出,不会影响信号输出端out输出信号的稳定性。

t3阶段，第一时钟信号端ckv1转为低电压信号,第二时钟信号端ckv3转为高电压信号,信号输入端in转为低电压信号；此时第三晶体管m3和第五晶体管m5再度开启,信号输入端in输入的低电压信号通过第三晶体管m3传入第二节点n2,导致第四晶体管m4和第二晶体管m2开启,第一时钟信号端ckv1输入的低电压信号通过第四晶体管m4传入第一节点n1,在第二电容c2的耦合作用下，使得第一节点n1的电位变得更低，保证第一晶体管m1完全打开,并且恒定高电压输入端vgh持续输入的高电压信号通过第一晶体管m1从信号输出端out输出,而第二时钟信号端ckv3输入的高电压信号通过第一晶体管m1从信号输出端out输出。

t4阶段，第一时钟信号端ckv1转为高电压信号,第二时钟信号端ckv3转为低电压信号,信号输入端in转为高电压信号；此时第三晶体管m3和第五晶体管m5再度关闭,第四晶体管m4和第二晶体管m2开启；与此同时，恒定高电压输入端vgh输入的高电压信号因第四晶体管m4导致第一节点n1的电位上升,导致第一晶体管m1转为关闭,此时第一晶体管m1和第三晶体管m3起到了限流的作用，阻碍了第一节点n1对第二节点n2电位的分享，保证输出时刻第二节点n2较低的电压,确保了第二晶体管m2的开启,而第二时钟信号端ckv3输入的低电压信号通过第二晶体管m2从信号输出端out输出,至此信号输出端out输出的信号实现移位。

下一阶段实际上就是重复t1～t4阶段的过程，故不再赘述。本发明仅举例第一实施例的移位寄存电路的驱动时序做说明,其他实施例的驱动时序波形皆如同图8所示，本技术领域的技术人员应可了解本发明上述各个实施例的工作原理,故不再赘述。

综上所述,本发明第一到第七实施例所提供的移位寄存电路，采用pmos型的晶体管制作的移位寄存电路，具有结构简单且可靠性好的特点,能够有效的简化电路结构，降低移位寄存器的成本；再者,在输出有效的低电位后，各个电容保持节点均会有恒定的电位间断地写入，保证了节点低电压的稳定性，进一步提高了移位寄存电路的稳定性；因此相较于其他电路具有抗干扰能力强，可靠性高，可广泛应用于各种显示行业驱动电路。

上述说明示出并描述了本发明的若干优选实施方式，但如前，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施方式的排除，而可用于各种其他组合、修改和环境，并能够在本文发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除