一种改善水平串扰的显示屏结构的制作方法

本实用新型涉及显示屏技术领域，尤其涉及一种改善水平串扰的显示屏结构。

背景技术：

薄膜晶体管(thinfilmtransistor，缩写tft)在导通时的电流不一样，在某些特殊画面下会暴露出显示屏的显示缺陷。

如在lcd显示屏领域，lcd显示屏均存在水平串扰的现象，即显示屏上出现白线，影响观感。图1是lcd显示屏的检测画面，目的是检测显示屏的显示效果是否存在缺陷。图2是lcd显示屏出现水平串扰现象(屏幕上具有肉眼可观察到的白线)。

技术实现要素：

为此，需要提供一种改善水平串扰的显示屏结构及驱动方法，解决显示屏出现白线的问题。

为实现上述目的，本实施例提供了一种改善水平串扰的显示屏结构，包括子画素、栅极线、tft开关和源极线；

所述子画素为多个，多个的所述子画素按行与列排布，处于同一行中相邻两个子画素的极性不同，同一列中的子画素的极性相同；

一个子画素包括有一个所述tft开关，所述子画素连接其tft开关的输出端；

每行子画素包含两条所述栅极线，一个子画素通过其tft开关的控制端与所述栅极线连接；

同一行的子画素中，从第一个子画素起，连续的两个子画素为一组，同一组的两个子画素连接所在行的同一条栅极线，相邻两组的子画素依次连接所在行的两条栅极线中的一条；

每列子画素的同一侧设置有一条所述源极线，一个子画素还通过其tft开关的输入端连接所述源极线。

进一步地，同一列中的子画素连接到的栅极线位于所在行的同一侧。

进一步地，同一行的子画素按r、g、b的顺序依次排列。

进一步地，同一列的子画素的颜色相同。

进一步地，同一列中的子画素的极性相同。

进一步地，所述显示屏结构为lcd显示屏结构。

进一步地，还包括驱动单元，所述驱动单元与所述源极线连接。

区别于现有技术，利用两条栅极线来控制一行的子画素，配合子画素的电极的不同，可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与vcom具有耦合效应，耦合程度的减小相当于侧面减少了白框的面积。白框的面积越小，导致vcom更容易从被耦合的状态中恢复回来，使得第一条异常白线消失。

附图说明

图1为现有显示屏的检测画面的剖面结构示意图；

图2为现有显示屏出现白线的剖面结构示意图；

图3为本实施例所述显示屏结构的剖面结构示意图；

图4为本实施例所述显示屏结构的时序图；

图5为本实施例消除第一条白线的显示屏结构的剖面结构示意图；

图6为本实施例消除第一条白线的显示屏结构的时序图；

图7为本实施例消除第二条白线的显示屏结构的剖面结构示意图；

图8为本实施例消除第二条白线的显示屏结构的时序图；

图9为另一个实施例所述显示屏结构的剖面结构示意图；

图10为另一个实施例所述源极线s1的时序图；

图11为另一个实施例所述源极线s2的时序图；

图12为另一个实施例所述源极线s3的时序图。

附图标记说明：

1、子画素；

2、tft开关。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图12，本实施例提供一种改善水平串扰的显示屏结构，包括子画素1、栅极线、tft开关2和源极线，结构如图3所示。所述子画素1为多个，多个的所述子画素1按行与列排布。处于同一行中相邻两个子画素的极性不同，即同一行的子像素是按“+、-、+、-”的顺序依次排列。一个子画素1包括有一个所述tft开关2，所述子画素1连接其tft开关2的输出端。每行子画素包含两条所述栅极线，一个子画素1通过其tft开关2的控制端与所述栅极线连接。同一行的子画素中，从第一个子画素起，连续的两个子画素为一组，同一组的两个子画素连接所在行的同一条栅极线，相邻两组的子画素依次连接所在行的两条栅极线中的一条。每列子画素的同一侧设置有一条所述源极线，一个子画素1还通过其tft开关2的输入端连接所述源极线。

在本实施例中，同一列中的子画素连接到的栅极线位于所在行的同一侧。第一列子画素均连接到位于所在行上方的一条栅极线，第二列子画素均连接到位于所在行上方的一条栅极线，第三列子画素均连接到位于所在行下方的一条栅极线，第四列子画素均连接到位于所在行下方的一条栅极线。

在本实施例中，同一行的子画素按红色(red，缩写r)、绿色(green，缩写g)、蓝色(blue,缩写b)的顺序依次排列，结构如图3所示。或者，在某些实施例中，同一行的子画素是按r、b、g的顺序依次排列。或者，同一行的子画素是按r、b、g、w(white)的顺序依次排列。显示屏结构的颜色配比不同，可以让显示屏更加准确地显示颜色，使得显示屏结构具有丰富的色彩，以满足用户的需求。

在本实施例中，为了让一条源极线传递的是同一颜色的子画素，即同一列的子画素的颜色相同。

在本实施例中，所述显示屏结构为lcd显示屏结构。或者，在某些实施例中，所述显示屏结构为有机发光二极管(organiclight-emittingdiode，缩写oled)显示屏结构。

在本实施例中，还包括驱动单元，所述驱动单元与所述源极线连接。所述驱动单元通过源极线将信号传输至子画素中。

在本实施例中，同一列中的子画素的极性相同，如同列的子画素的极性都是正极性或者负极性。

本申请的栅极线开启时间的宽度为2h(也可以是3h、4h等)，在此以2h为例，给子画素前面1h的预充电时间(此时间内子画素为即预充电阶段)，后面1h才是子画素真正的充电时间(此时间内子画素为即充电阶段)。如果栅极线开启时间的宽度为4h，可以给子画素前面2h的预充电时间(此时间内子画素为即预充电阶段)，后面2h才是子画素真正的充电时间(此时间内子画素为即充电阶段)。

在此进行说明消除第一条白线的原理，结合图4、图5和图6：

图5的虚线框内为图1中的白色框，栅极gn+2(n为整数且大于或等于0)和栅极gn+3之间的子画素是原来产生白线的子画素。以源极线s3、源极线s4、源极线s5和源极线s6为例，本申请的子画素充电阶段：当栅极线gn打开，源极线s3、源极线s4、源极线s5和源极线s6上传送资料为127灰阶的电压资料。对于源极线s3和源极线s4上的子画素来说，由于此时子画素①和子画素②上的tft开关均没有与栅极线gn连接，则此时子画素①和子画素②均保持上一帧的127灰阶资料。对于源极线s5上的子画素(1)直接充电到当前帧127灰阶，源极线s6上的子画素(2)来说直接充电到当前帧127灰阶。预充电时间为前面的1h，真正充电时间为后面的1h，使得子画素均可以充满电。

当栅极线gn+1打开时，在前面1h的预充电时间内，源极线s3和源极线s4上传输当前帧的127灰阶资料，子画素①和子画素②充电当前帧127灰阶电压资料。在栅极线gn+1的后面1h真正充电时间，源极线s3和源极线s4上依旧传输当前帧的127灰阶资料，子画素①和子画素②充当前帧127灰阶资料。对于源极线s5和源极线s6来说，源极线s5和源极线s6上依然传输当前127灰阶的电压值，子画素(1)和子画素(2)上的tft开关虽然不与栅极线gn+1连接，但是栅极线gn还没关闭，则子画素(1)和子画素(2)继续充当前127灰阶资料，充电将会充满。

当栅极线gn+2打开时，源极线s3和源极线s4上依然传输当前帧的127灰阶资料，由于此时子画素③和子画素④上的tft开关均没有与栅极线gn+2连接，此时子画素③和子画素④保持上一帧的255灰阶资料，源极线s5和源极线s6此时传输当前帧的255灰阶资料。子画素(3)和子画素(4)充电到255灰阶资料，即栅极线gn+2打开时刻到栅极线gn+3打开时刻的时间距离为子画素(3)或者子画素(4)的预充电时间。

当栅极线gn+3打开时，对于源极线s3和源极线s4来说，此时子画素③和子画素④开始充当前帧255灰阶资料。由于栅极线gn+4没有与源极线s3和源极线s4连接，则源极线s3和源极线s4在栅极线gn+4打开之前一直可以传输当前帧255灰阶资料，也就是说在整个栅极线gn+3打开时间内子画素③和子画素④可一直充255灰阶资料，因此充电可以充满。而对于源极线s5和源极线s6来说，源极线s5和源极线s6依然传输当前255灰阶的电压值。虽然源极线s5和源极线s6上的子画素均不与栅极线gn+3连接，但是栅极线gn+2没有关闭，则此时子画素(3)和子画素(4)一就在充当前255灰阶电压值，则其电可充满。由于在栅极线gn+2打开时，源极线s5传输当前帧255灰阶资料给子画素(3)，源极线s6也传输当前帧255灰阶资料给子画素(4)。相当于子画素(3)和子画素(4)的预充电的电位和真正充电的电位一样，因此子画素能完全充满电。如果是现有的显示屏结构，栅极线gn+2和栅极线gn+3之间的子画素是需要从当前帧127灰阶充到当前帧255灰阶的。

简而言之，本申请让原来预充电的电位资料传输给对应子画素时，使其和子画素真正充电时间的电位资料完全一样，侧面加长了子画素的真正充电时间(普通显示屏真正充电时间只为1h，现在为2h)。此时子画素③、子画素④、子画素(3)和子画素(4)皆可充满电，就不存在极性不同的子画素由于充电不一样而造成像素电极对vcom的耦合程度不一样的问题，第一条白线便能被消除。

在此进行说明消除第二条白线的原理，结合图4、图7和图8：

图7的虚线框内为图1中的白色框。栅极线gm+6(m为整数且大于或等于0)与gm+7之间的子画素是原来异常处的第二条白线。依然以源极线s3、源极线s4、源极线s5和源极线s6为例。当栅极线gm+4打开时，源极线s3、源极线s4、源极线s5和源极线s6上均传输当前帧的255灰阶电压，子画素①和子画素②不与栅极线gm+4连接，子画素①和子画素②的电极电压为上一帧的255灰阶电压值。子画素(1)和子画素(2)充当前帧的255灰阶电压值。

当栅极线gm+5打开时，源极线s3、源极线s4、源极线s5和源极线s6上依然传输当前帧的255灰阶电压，子画素①和子画素②与栅极线gm+5连接，其子画素的电极充当前帧的255灰阶电压值。子画素(1)和子画素(2)不与栅极线gm+5连接，但此时栅极线gm+4也是打开的，因此继续充当前帧的255灰阶电压。

当栅极线gm+6打开时，源极线s3和源极线s4上传输当前帧255灰阶电压，子画素①、子画素②与栅极线gm+5连接，栅极线gm+5还没关闭，子画素①、子画素②的电极继续充当前帧的255灰阶电压值。子画素③和子画素④不与栅极线gm+6连接，保持上一帧的127灰阶电压值。子画素(1)、子画素(2)不与栅极线gm+5连接，但子画素(1)、子画素(2)与栅极线gm+4连接，gm+4此时已经关闭，子画素(1)和子画素(2)子画素充当前帧255灰阶电压完成。源极线s5和源极线s6上传输当前帧127灰阶电压值，子画素(3)、子画素(4)与栅极线gm+6连接，子画素(3)和子画素(4)充当前帧127灰阶电压值。

当栅极线gm+7打开时，源极线s3、源极线s4、源极线s5和源极线s6上传输当前帧127灰阶电压。子画素③、子画素④与栅极线gm+7连接，子画素③、子画素④的电极充当前帧的127灰阶电压值，下一条栅极线打开时，源极线s3和源极线s4上的电压也为当前帧127灰阶电压，并且子画素③和子画素④充127灰阶能够充满。子画素(3)、子画素(4)不与栅极线gm+7连接，子画素(3)、子画素(4)与栅极线gm+6连接，但此时栅极线gm+6没有关闭，子画素(3)、子画素(4)继续充当前帧127灰阶电压值，且子画素(3)和子画素(4)充127灰阶能够充满。

上述技术方案利用两条栅极线来控制一行的子画素，配合子画素的电极的不同，可以让一半的子画素从127灰阶电压变到255灰阶电压的时刻不同。只有一半数量的子画素与vcom具有耦合效应，耦合程度的减小相当于侧面减少了白框的面积。白框的面积越小，导致vcom更容易从被耦合的状态中恢复回来，使得异常的白线消失。

在另一个实施例中，同一列中的上、下相邻的两个子画素的极性是不同的，结构如图9所示。同一列中的子画素的极性是按“+、-、+、-”的顺序依次排列的。如此设置子画素的极性的排布，可以让显示屏具有省功耗的优点。虚线框为一个重复单元，这个重复单元里由源极线s1、源极线s2、源极线s3与子画素连接的方式构成，在显示屏其他位置以此重复单元为基础出现。当显示屏的分辨率不同，此重复单元出现的次数也不同。

其中，s1的数据传输规则如图10所示，s1控制红色子画素以“﹢、﹢、﹣、﹣”来回翻转；s2的数据传输规则如图11所示，s2控制绿色子画素以“﹣、﹣、﹢、﹢”来回翻转；s3的数据传输规则如图12所示，s3控制蓝色子画素以“﹢、﹢、﹣、﹣”来回翻转。

以源极线s1为例，普通dotinversion驱动源极线s1的正负极性翻转次数是本专利的2倍，本申请是twodotinversion的资料传输，但本申请的显示效果比具有onedotinversion驱动方式的面板的显示效果好。本申请同时又比具有onedotinversion驱动的方式的面板更省功耗。根据功耗公式p＝1/2*c*f*(△u)²,其中，f为源极线在一帧内电压信号高低变化的频率。本申请的正负翻转的频率f为普通onedotinversion的频率的1/2，则本申请比普通onedotinversion的驱动显示更省功耗。

要说明的是，预充电阶段的时间(预充电时间)为一段预设的时间，在本实施例中以2h来举例，可以根据实际的情况来进行调整到3h、4h、5h等；充电阶段的时间(充电时间)也为一段预设的时间，在本实施例中也以1h来举例，可以根据实际的情况来进行调整到3h、4h、5h等。本申请是以子画素从127灰阶电压向255灰阶电压进行转变来举例，在某些实施例中，也可以是30灰阶电压向127灰阶电压进行转变等。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除