像素电路及其驱动方法、显示面板与流程
本发明实施例涉及显示技术领域,尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术:
随着显示技术的发展,对显示质量的要求也越来越高。
随着显示面板的分辨率和刷新率不断提高,现有显示面板存在高灰阶越来越不容易展开的问题,影响显示面板的显示效果。
技术实现要素:
本发明提供一种像素电路及其驱动方法、显示面板,以实现使灰阶充分展开,保证显示面板良好的显示效果。
第一方面,本发明实施例提供了一种像素电路,包括:驱动晶体管、数据写入模块、补偿模块、耦合模块和初始化模块;
数据写入模块用于在初始化阶段将数据电压写入到驱动晶体管的栅极,以及在补偿阶段,将数据电压写入到驱动晶体管的第一极;
补偿模块用于在补偿阶段,将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;
初始化模块用于在初始化阶段将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;
耦合模块用于在耦合阶段根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;
其中,耦合阶段介于初始化阶段和补偿阶段之间,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。
可选的,预设阈值等于第一初始化电压与数据电压的差值的绝对值。
可选的,耦合模块的第一端与初始化模块的输出端电连接,耦合模块的第二端与驱动晶体管的栅极电连接。
可选的,初始化模块包括第一初始化单元和第二初始化单元,第一初始化单元用于在初始化阶段,将第一初始化电压写入到耦合模块的第一端,第二初始化单元用于在耦合阶段,将第二初始化电压写入到耦合模块的第一端。
可选的,第一初始化单元的第一端与第一初始化电压输入端电连接,第一初始化单元的第二端与初始化模块的输出端电连接;第二初始化单元的第一端与第二初始化电压输入端电连接,第二初始化单元的第二端与初始化模块的输出端电连接;第二初始化单元用于在第一初始化单元关断时导通。
可选的,第一初始化单元包括第一晶体管,第二初始化单元包括第二晶体管,第一晶体管的栅极和第二晶体管的栅极均与第一扫描信号输入端电连接,第一晶体管的第一极作为第一初始化单元的第一端,第一晶体管的第二极作为第一初始化单元的第二端;第二晶体管的第一极作为第二初始化单元的第一端,第二晶体管的第二极作为第二初始化单元的第二端,第一晶体管和第二晶体管的沟道类型相反。
可选的,数据写入模块包括第一数据写入单元和第二数据写入单元;第一数据写入单元的控制端与第一扫描信号输入端电连接,第一数据写入单元的第一端与数据电压输入端电连接,第一数据写入单元的第二端与驱动晶体管的栅极电连接;
第二数据写入单元的控制端与第二扫描信号输入端电连接,第二数据写入单元的第一端与数据电压输入端电连接,第二数据写入单元的第二端与驱动晶体管的第一极电连接;
驱动晶体管的第二极与补偿模块的第一端电连接,补偿模块的第二端与驱动晶体管的栅极电连接,补偿模块的控制端与第二扫描信号输入端电连接。
可选的,像素电路还包括发光控制模块,发光控制模块用于控制第一电源电压输入端和驱动晶体管的第一极之间的导通状态,以及用于控制驱动晶体管的第二极与发光模块之间的导通状态。
第二方面,本发明实施例还提供了一种像素电路的驱动方法,包括:
在初始化阶段,数据写入模块将数据电压写入到驱动晶体管的栅极;初始化模块将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;
在耦合阶段,耦合模块根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;
在补偿阶段,数据写入模块将数据电压写入到驱动晶体管的第一极;补偿模块将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;
其中,耦合阶段介于初始化阶段和补偿阶段之间,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。
第三方面,本发明实施例还提供了一种显示面板,包括第一方面提供的像素电路。
本发明实施例提供的像素电路及其驱动方法、显示面板,通过在初始化阶段,数据写入模块将数据电压写入到驱动晶体管的栅极;初始化模块将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;在耦合阶段,耦合模块根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;在补偿阶段,数据写入模块将数据电压写入到驱动晶体管的第一极;补偿模块将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;并且,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。进而可以保证在补偿阶段的初始时刻,驱动晶体管可以导通,并且通过合理设置预设阈值,使得在补偿阶段的开始时刻驱动晶体管栅极与第一极的电压差值的绝对值较小,使得对于任意数据电压,补偿阶段的充电范围或者放电范围都可以较小,使得在补偿阶段有限的时间内,驱动晶体管的栅极可以被充分写入到截止电压,进而保证任何数据电压范围的数据电压都可被充分写入,保证高灰阶可以展开,进而提高显示面板的显示效果。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图;
图2是现有技术中7t1c像素电路的结构示意图;
图3是本发明实施例提供的另一种像素电路的结构示意图;
图4是本发明实施例提供的另一种像素电路的结构示意图;
图5是本发明实施例提供的一种像素电路的驱动时序图;
图6是本发明实施例提供的一种像素电路的驱动方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述,随着显示面板的分辨率和刷新率不断提高,现有显示面板存在高灰阶越来越不容易展开的问题,影响显示面板的显示效果。经发明人研究发现,出现上述问题的原因在于,随着显示面板分辨率和刷新率的提高,显示面板中每行像素写入数据的时间被压缩的越来越短,而现有像素电路的工作过程为,在数据写入阶段之前,将像素电路中驱动晶体管栅极初始化为一固定的初始化电压,在数据写入阶段向驱动晶体管栅极进行数据电压的写入时,驱动晶体管栅源压差较大,驱动晶体管栅极均从初始化电压开始变化,而由于现有具有阈值电压补偿功能的像素的电路向驱动晶体管栅极写入数据电压时要通过驱动晶体管,随着数据电压写入的进行,驱动晶体管产生的电流逐渐减小,数据电压写入速度也随之减慢,使得在有限较短的时间内向像素写入的数据电压的范围较小,例如对于分辨率和刷新率较低的显示面板来说,向像素写入数据电压的范围为1-6v,对于分辨率和刷新率较高的显示面板来说,向像素写入数据电压的范围可能缩减到0.5-3v。而对于固定的显示面板来说,显示面板可以显示的灰阶数时固定的,其中整个数据电压范围中超出一半的数据电压对应低灰阶范围(例如低灰阶范围为0-128灰阶),而只有较少的数据电压对应高灰阶范围(例如高灰阶范围为129-256灰阶)。使得随着像素写入的数据电压的范围的缩小,高灰阶范围所对应的数据电压范围更小,而提供数据电压的驱动芯片的精度通常是有限的,使得在很小的数据电压范围内,高灰阶范围内不同的灰阶可能会对应相同的数据电压,造成高灰阶展开困难,影响显示效果。
基于上述问题,本发明实施例提供一种像素电路,图1是本发明实施例提供的一种像素电路的结构示意图,参考图1,该像素电路包括驱动晶体管dt、数据写入模块110、补偿模块120、耦合模块130和初始化模块140;
数据写入模块110用于在初始化阶段将数据电压写入到驱动晶体管dt的栅极g,以及在补偿阶段,将数据电压写入到驱动晶体管dt的第一极s;
补偿模块120用于在补偿阶段,将包含驱动晶体管dt阈值电压信息的信号写入到驱动晶体管dt的栅极g;
初始化模块140用于在初始化阶段将第一初始化电压写入到耦合模块130的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块130的第一端;
耦合模块130用于在耦合阶段根据耦合模块130第一端的电位变化耦合驱动晶体管dt的栅极g电位;
其中,耦合阶段介于初始化阶段和补偿阶段之间,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管dt阈值电压的绝对值且小于预设阈值;驱动晶体管dt为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管dt为n型晶体管时,第二初始化电压大于第一初始化电压。
具体的,像素电路的工作过程可以包括初始化阶段、耦合阶段和补偿阶段。
其中在初始化阶段,初始化模块140将第一初始化电压写入到耦合模块130的第一端,数据写入模块110将数据电压写入到驱动晶体管dt的栅极g,其中数据写入模块110可以包括开关晶体管,数据电压可通过开关晶体管写入到驱动晶体管的栅极。在耦合阶段,初始化模块140将第二初始化电压写入到耦合模块130的第一端,使得耦合模块130的第一端电位发生跳变,其中第二初始化电压与第一初始化电压的差值大小即为耦合模块130第一端跳变后与跳变前的电压的差值大小(简称耦合模块130第一端电压变化量),即δv=vref2-vref1,其中δv表示耦合模块130第一端电压变化量,vref2表示第二初始化电压,vref1表示第一初始化电压。通过耦合模块130的耦合作用,将耦合模块130第一端的电压变化量耦合至驱动晶体管dt栅极,则驱动晶体管dt栅极电压变化量等于耦合模块130第一端的电压变化量,因此耦合阶段后驱动晶体管dt栅极的电压可以通过以下公式求得vg1”=vg'+δv,其中vg1”表示耦合阶段后驱动晶体管dt栅极的电压,vg'表示初始化阶段后耦合阶段开始时驱动晶体管dt的栅极电压,则vg'=vdata,其中vdata表示数据电压。
在补偿阶段,数据写入模块110将数据电压写入到驱动晶体管dt的第一极s,该数据电压通过驱动晶体管dt和补偿模块120向驱动晶体管dt的栅极g写入,同时补偿模块120将包含驱动晶体管dt的阈值电压信息的信号写入到驱动晶体管dt的栅极g,在驱动晶体管dt的栅极电压达到截止电压时(其中对于p型驱动晶体管dt,截止电压为vdata-|vth|;对于n型驱动晶体管dt,截止电压为vdata+|vth|),驱动晶体管dt截止,补偿阶段结束。其中数据写入模块110包括开关晶体管,开关晶体管的导通电流稳定,使得在很短的时间内(该很短的时间可以忽略),可以将数据电压写入到驱动晶体管dt的第一极s,因此也可以理解为,在补偿阶段开始时刻,驱动晶体管dt的第一极s的电压等于数据电压vdata。可选的,第一极为驱动晶体管dt的源极。因此在补偿阶段的开始时刻,驱动晶体管dt的栅极g与第一极的电压差可以表示为vgs=vg1”-vdata=vref2-vref1。
而本实施例中,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管dt的阈值电压的绝对值,具体的,驱动晶体管dt为p型晶体管时,第二初始化电压与第一初始化电压的差值小于驱动晶体管dt的阈值电压;驱动晶体管dt为n型晶体管时,第二初始化电压与第一初始化电压的差值大于驱动晶体管dt的阈值电压,进而保证进入补偿阶段后,驱动晶体管dt可以处于导通状态,进而保证补偿阶段的正常进行,使得在补偿阶段可以实现对驱动晶体管dt阈值电压的补偿,有利于提高显示面板的显示均匀性。
因补偿阶段的结束时刻,驱动晶体管dt栅极和第一极的电压差的绝对值大小始终为驱动晶体管dt阈值电压的绝对值,因此补偿阶段开始时刻驱动晶体管dt的栅极g与第一极的电压差值的绝对值越大,则在补偿阶段向驱动晶体管dt需要向驱动晶体管dt充电(对于p型驱动晶体管dt为充电)或者放电(对于n型驱动晶体管dt为放电)的充电范围或放电范围也越大。本实施例中,补偿阶段的开始时刻,驱动晶体管dt的栅极g与第一极的电压差的绝对值为第二初始电压与第一初始电压差值的绝对值,因第二初始化电压与第一初始化电压的差值的绝对值小于预设阈值,进而可以通过合理设置预设阈值,使得在补偿阶段的开始时刻驱动晶体管dt栅极g与第一极s的电压差值的绝对值较小,使得对于任意数据电压,补偿阶段的充电范围或者放电范围都可以较小,使得在补偿阶段有限的时间内,驱动晶体管dt的栅极g可以被充分写入到截止电压,进而保证任何数据电压范围的数据电压都可被充分写入,保证高灰阶可以展开,进而提高显示面板的显示效果。
本实施例提供的像素电路,通过在初始化阶段,数据写入模块将数据电压写入到驱动晶体管的栅极;初始化模块将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;在耦合阶段,耦合模块根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;在补偿阶段,数据写入模块将数据电压写入到驱动晶体管的第一极;补偿模块将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;并且,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。进而可以保证在补偿阶段的初始时刻,驱动晶体管可以导通,并且通过合理设置预设阈值,使得在补偿阶段的开始时刻驱动晶体管栅极与第一极的电压差值的绝对值较小,使得对于任意数据电压,补偿阶段的充电范围或者放电范围都可以较小,使得在补偿阶段有限的时间内,驱动晶体管的栅极可以被充分写入到截止电压,进而保证任何数据电压范围的数据电压都可被充分写入,保证高灰阶可以展开,进而提高显示面板的显示效果。
在上述技术方案的基础上,可选的,预设阈值等于第一初始化电压与数据电压的差值的绝对值。
图2是现有技术中7t1c像素电路的结构示意图,参考图2,现有7t1c像素电路工作过程是,在初始化阶段初始化电压输入端输入的初始化电压传输至驱动晶体管dt的栅极,进而对驱动晶体管dt栅极进行初始化,在数据写入阶段,数据电压输入端输入的数据电压通过驱动晶体管dt和补偿模块120写入到驱动晶体管dt栅极,补偿模块120将包含驱动晶体管dt阈值电压信息的信号传输至驱动晶体管dt的栅极,直到驱动晶体管dt栅极的电压为截止电压时,驱动晶体管dt截止。因此在数据写入阶段的开始时刻,驱动晶体管dt的栅极电压为初始化电压输入端vref0输入的初始化电压vref,驱动晶体管dt的第一极电压为数据电压,因此对于现有7t1c像素电路来说,在数据写入阶段的开始时刻,驱动晶体管dt的栅极与第一极电压的差值等于初始化电压与数据电压之差。其中本实施例中第一初始化电压可以等于现有技术中7t1c像素电路中初始化电压。
本实施例中,通过设置预设阈值等于第一初始化电压与数据电压的差值的绝对值,可以使得本实施例中补偿阶段开始时刻驱动晶体管dt的栅极与第一极的电压差值的绝对值小于现有7t1c像素电路中数据写入阶段开始时刻驱动晶体管dt的栅极与第一极电压的差值的绝对值,进而可以使得相对于现有7t1c像素电路,本实施例的像素电路在补偿阶段对驱动晶体管dt栅极充电范围或者放电范围减小,使得在补偿阶段有限的时间内,驱动晶体管dt的栅极可以被充分写入到截止电压,进而保证任何数据电压范围的数据电压都可被充分写入,保证高灰阶可以展开,进而提高显示面板的显示效果。
需要说明的是,本实施例仅以与现有7t1c像素电路的比较为例进行说明,相比于其他包括对驱动晶体管dt栅极进行初始化的结构和补偿模块的像素电路,同样具有上述效果。
继续参考图1,在上述技术方案的基础上,可选的,耦合模块130的第一端与初始化模块140的输出端电连接,耦合模块130的第二端与驱动晶体管dt的栅极g电连接;进而使得耦合模块130的第二端浮置时,耦合模块130第一端发生电位变化后,耦合模块130第二端可以发生同样的电位变化,进而保证耦合模块130可以对驱动晶体管dt的栅极g进行电压耦合。可选的,耦合模块130包括耦合电容,耦合电容的一个极板作为耦合模块130的第一端,耦合电容的另一个极板作为耦合模块130的第二端。
图3是本发明实施例提供的另一种像素电路的结构示意图,参考图3,可选的,初始化模块140包括第一初始化单元141和第二初始化单元142,第一初始化单元141用于在初始化阶段,将第一初始化电压写入到耦合模块130的第一端,第二初始化单元142用于在耦合阶段,将第二初始化电压写入到耦合模块130的第一端。
具体的,初始化模块140可以包括两个初始化单元,即第一初始化单元141和第二初始化单元142,第一初始化单元141负责向耦合模块130的第一端写入第一初始化电压,第二初始化单元142负责向耦合模块130的第一端写入第二初始化电压。
继续参考图3,可选的,第一初始化单元141的第一端与第一初始化电压输入端vref10电连接,第一初始化单元141的第二端与初始化模块140的输出端电连接;第二初始化单元142的第一端与第二初始化电压输入端vref20电连接,第二初始化单元142的第二端与初始化模块140的输出端电连接;第二初始化单元142用于在第一初始化单元141关断时导通。
具体的,因第一初始化电压在初始化阶段写入到耦合模块130的第一端,第二初始化电压在耦合阶段写入到耦合模块130的第一端,即第一初始化电压和第二初始化电压在不同时间写入到耦合模块130的第一端,因此对于第一初始化单元141和第二初始化单元142的控制,可以采用不用的控制信号进行控制,其中图3中示意性地示出了第一初始化单元141的控制端与第一扫描信号输入端s1电连接,第二初始化单元142的控制端与第一控制信号输入端ctrl1电连接的情况,其中第一扫描信号输入端s1可以在初始化阶段输入导通控制信号,以使第一初始化单元141单通,第一控制信号输入端ctrl1可以在耦合阶段输入导通控制信号,以使第二初始化单元142导通。本实施例中,第二初始化单元142在第一初始化单元141关断时导通,因此当第一初始化单元141和第二初始化单元142对同种电平信号有效时(例如均对高电平有效或均对低电平有效),第一扫描信号输入端s1和第一控制信号输入端ctrl1输入的信号可以是相反的信号。
图4是本发明实施例提供的另一种像素电路的结构示意图,图4所示像素电路可以对应图4所示像素电路对应的具体元件电路,参考图4,可选的,第一初始化单元141包括第一晶体管t1,第二初始化单元142包括第二晶体管t2,第一晶体管t1的栅极和第二晶体管t2的栅极均与第一扫描信号输入端s1电连接,第一晶体管t1的第一极作为第一初始化单元141的第一端,第一晶体管t1的第二极作为第一初始化单元141的第二端;第二晶体管t2的第一极作为第二初始化单元142的第一端,第二晶体管t2的第二极作为第二初始化单元142的第二端,第一晶体管t1和第二晶体管t2的沟道类型相反。
示例性的,第一晶体管t1为p型晶体管时,第二晶体管t2为n型晶体管;第一晶体管t1为n型晶体管时,第二晶体管t2为p型晶体管。具体的,因第二初始化单元142在第一初始化单元141关断时导通,因此设置第一初始化单元141包括的第一晶体管t1与第二初始化单元142包括的第二晶体管t2的沟道类型相反,则第一晶体管t1和第二晶体管t2可以由同一信号进行控制,具体是第一晶体管t1的栅极和第二晶体管t2的栅极均与第一扫描信号输入端s1电连接,因此第一晶体管t1和第二晶体管t2可均由第一扫描信号输入端s1输入的第一扫描信号进行控制,进而有利于减少像素电路的输入端口,相应的,可以减少包括该像素电路的显示面板中的信号线,进而有利于简化布线,提高像素密度。
继续参考图3和图4,可选的,数据写入模块110包括第一数据写入单元111和第二数据写入单元112,第一数据写入单元111用于在初始化阶段,将数据电压写入到驱动晶体管dt的栅极g;第二数据写入单元112用于在补偿阶段,将数据电压写入到驱动晶体管dt的第一极s。
具体的,数据写入模块110可以包括两个数据写入单元,即第一数据写入单元111和第二数据写入单元112,第一数据写入单元111负责向驱动晶体管dt的栅极g写入数据电压,第二数据写入单元112负责向驱动晶体管dt的第一极s写入数据电压。
继续参考图3和图4,可选的,第一数据写入单元111的控制端与第一扫描信号输入端s1电连接,第一数据写入单元111的第一端与数据电压输入端data电连接,第一数据写入单元111的第二端与驱动晶体管dt的栅极g电连接;
第二数据写入单元112的控制端与第二扫描信号输入端s2电连接,第二数据写入单元112的第一端与数据电压输入端data电连接,第二数据写入单元112的第二端与驱动晶体管dt的第一极s电连接;
驱动晶体管dt的第二极与补偿模块120的第一端电连接,补偿模块120的第二端与驱动晶体管dt的栅极g电连接,补偿模块120的控制端与第二扫描信号输入端s2电连接。
具体的,在初始化阶段,第一数据写入单元111将数据电压写入到驱动晶体管dt的栅极g,即在初始化阶段,第一数据写入单元111和第一初始化单元141均导通,因此第一初始化单元141的控制端与第一数据写入单元111的控制端可以由相同的信号控制,因此第一初始化单元141的控制端和第一数据写入单元111的控制端均与第一扫描信号输入端s1电连接,进而在初始化阶段,第一扫描信号输入端s1输入的导通控制信号下导通。第二数据写入单元112受第二扫描信号输入端s2输入的第二扫描信号的控制,在补偿阶段,第二扫描信号输入端s2可输入导通控制信号,使得第二数据写入单元112导通,数据电压通过第二数据写入单元112写入到驱动晶体管dt的第一极s;同时补偿模块120也受到第二扫描信号输入端s2输入的第二扫描信号的控制,因此在补偿阶段补偿模块120导通。而因耦合阶段后,驱动晶体管dt的栅极电压可以满足驱动晶体管dt的导通条件,因此在补偿阶段驱动晶体管dt也导通,因此可以保证驱动晶体管dt第一极的数据电压通过驱动晶体管dt和补偿模块120写入到驱动晶体管dt的栅极g,而补偿模块120将包括驱动晶体管dt的阈值电压信息的信号写入到驱动晶体管dt的栅极g,在驱动晶体管dt的栅极电压达到截止电压时,驱动晶体管dt截止,完成数据电压的充分写入和驱动晶体管dt阈值电压的补偿。
继续参考图1、图3和图4,可选的,该像素电路还包括发光控制模块150,发光控制模块150用于控制第一电源电压输入端vdd和驱动晶体管dt的第一极s之间的导通状态,以及用于控制驱动晶体管dt的第二极与发光模块170之间的导通状态。
具体的,像素电路可以包括第一发光控制单元151和第二发光控制单元152,其中第一发光控制单元151连接在第一电源电压输入端vdd和驱动晶体管dt的第一极s之间,用于控制第一电源电压输入端vdd和驱动晶体管dt第一极之间的导通状态;第二发光控制单元152连接在驱动晶体管dt的第二极和发光模块170的第一端之间,用于控制驱动晶体管dt的第二极与发光模块170第一端之间的导通状态,发光模块170的第二端连接至第二电源电压输入端vss。可选的,第一发光控制单元151和第二发光控制单元152均与发光控制信号输入端em电连接,即二者由同一信号控制,进而可以减少像素电路的输入端口,相应的,可以减少包括该像素电路的显示面板中的信号线,进而有利于简化布线,提高像素密度。
继续参考图4,可选的,第一数据写入单元111包括第三晶体管t3,第二数据写入单元112包括第四晶体管t4,补偿模块120包括第五晶体管t5,第一发光控制单元151包括第六晶体管t6,第二发光控制单元152包括第七晶体管t7。
可选的,像素电路还包括第八晶体管t8,该第八晶体管t8用于在初始化阶段,在第一扫描信号输入端s1输入信号的控制下将第一初始化电压写入到发光模块170的第一端,以对发光模块170第一端进行初始化。
图5是本发明实施例提供的一种像素电路的驱动时序图,该驱动时序可适用于驱动本发明上述任意实施例提供的像素电路,参考图4和图5,以图4所示像素电路的工作过程为例,并以图4所示像素电路中,第二晶体管t2为n型晶体管,其他晶体管为p型晶体管、耦合模块130包括第一电容c1、发光模块170包括发光器件d1(该发光器件d1可以是有机发光器件,也可以是无机发光器件)为例进行说明,图4所示像素电路的工作过程包括初始化阶段t1、耦合阶段t2、补偿阶段t3和发光阶段t4。
在初始化阶段t1,第一扫描信号输入端s1输入低电平信号,第一晶体管t1导通,第一初始化电压通过第一晶体管t1传输至第一电容c1的第一端;第三晶体管t3导通,数据电压通过第三晶体管t3传输至驱动晶体管dt的栅极g;第八晶体管t8导通,第一初始化电压通过第八晶体管t8传输至发光器件d1的阳极。因此,在初始化阶段t1结束后,驱动晶体管dt的栅极g电位等于数据电压vdata。
在耦合阶段t2,第一扫描信号输入端s1输入的信号由低电平信号跳变为高电平信号,因此第一晶体管t1关断,第二晶体管t2导通,第二初始化电压通过第二晶体管t2传输至第一电容c1的第一端,因此在第一扫描信号输入端s1输入信号跳变的时刻,第一电容c1第一端的电位也发生跳变。而由于第一扫描信号输入端s1输入的信号跳变为高电平,因此第三晶体管t3截止,驱动晶体管dt的栅极g浮置,因此由于第一电容c1本身的耦合作用,使得第一电容c1第二端发生与第一电容c1第一端同样的电位变化,而因第一电容c1的第二端与驱动晶体管dt的栅极g电连接,因此驱动晶体管dt的栅极g会电位变化等于第一电容c1第一端的电位变化(第二初始化电压与第一初始化电压的差值),因此在耦合阶段t2结束后,驱动晶体管dt的栅极g电位等于第二初始化电压与第一初始化电压的差值与数据电压的和,即vdata+(vref2-vref1)。
在补偿阶段t3,第二扫描信号输入端s2输入低电平信号,第四晶体管t4和第五晶体管t5导通,数据电压通过第四晶体管t4传输至驱动晶体管dt的第一极s;且由于第二初始化电压与第一初始化电压的差值满足驱动晶体管dt导通条件,使得驱动晶体管dt在补偿阶段t3导通,因此数据电压会继续通过驱动晶体管dt和第五晶体管t5传输至驱动晶体管dt的栅极g,同时第五晶体管t5将包含驱动晶体管dt阈值电压信息的信号写入到驱动晶体管dt栅极,在驱动晶体管dt的栅极电压达到截止电压时,驱动晶体管dt截止,完成数据电压的写入和驱动晶体管dt阈值电压的补偿。需要说明的是,第二扫描信号输入端s2输入的低电平信号的下降沿在第一扫描信号输入端s1输入的低电平信号的上升沿之后,进而保证耦合模块130完成对驱动晶体管dt栅极电位的耦合后再进入补偿阶段t3,以保证进入补偿阶段t3时,驱动晶体管dt可以导通。
在发光阶段t4,发光控制信号输入端em输入低电平信号,第六晶体管t6和第七晶体管t7导通,驱动晶体管dt驱动发光器件d1发光。
本发明实施例还提供了一种像素电路的驱动方法,该驱动方法可用于驱动本发明上述任意实施例提供的像素电路,图6是本发明实施例提供的一种像素电路的驱动方法的流程图,参考图6,该像素电路的驱动方法包括:
步骤210、在初始化阶段,数据写入模块将数据电压写入到驱动晶体管的栅极;初始化模块将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;
步骤220、在耦合阶段,耦合模块根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;
步骤230、在补偿阶段,数据写入模块将数据电压写入到驱动晶体管的第一极;补偿模块将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;
其中,耦合阶段介于初始化阶段和补偿阶段之间,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。
本实施例提供的像素电路的驱动方法,通过在初始化阶段,数据写入模块将数据电压写入到驱动晶体管的栅极;初始化模块将第一初始化电压写入到耦合模块的第一端,以及在耦合阶段将第二初始化电压写入到耦合模块的第一端;在耦合阶段,耦合模块根据耦合模块第一端的电位变化耦合驱动晶体管的栅极电位;在补偿阶段,数据写入模块将数据电压写入到驱动晶体管的第一极;补偿模块将包含驱动晶体管阈值电压信息的信号写入到驱动晶体管的栅极;并且,第二初始化电压与第一初始化电压的差值的绝对值大于驱动晶体管阈值电压的绝对值且小于预设阈值;驱动晶体管为p型晶体管时,第二初始化电压小于第一初始化电压;驱动晶体管为n型晶体管时,第二初始化电压大于第一初始化电压。进而可以保证在补偿阶段的初始时刻,驱动晶体管可以导通,并且通过合理设置预设阈值,使得在补偿阶段的开始时刻驱动晶体管栅极与第一极的电压差值的绝对值较小,使得对于任意数据电压,补偿阶段的充电范围或者放电范围都可以较小,使得在补偿阶段有限的时间内,驱动晶体管的栅极可以被充分写入到截止电压,进而保证任何数据电压范围的数据电压都可被充分写入,保证高灰阶可以展开,进而提高显示面板的显示效果。
本发明实施例还提供了一种显示面板,该显示面板包括本发明任意实施例提供的像素电路,并具有上述实施例像素电路所具有的相应效果。该显示面板可以应用在手机、电脑、电视机、智能穿戴等显示装置,本发明实施例对此不作特殊限定。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
起点商标作为专业知识产权交易平台,可以帮助大家解决很多问题,如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通,为大家解决相关问题。
此文章来源于网络,如有侵权,请联系删除