移位寄存器、栅极驱动电路及显示面板的制作方法

本发明属于显示
技术领域：
，具体涉及一种移位寄存器、栅极驱动电路及显示面板。
背景技术：
：goa(gatedriveronarray，集成栅极驱动电路)技术可以将栅极驱动电路集成在显示面板的阵列基板上，替代由外接硅片制作的驱动芯片，可以省掉gateic(gateintegratedcircuit，栅极驱动集成电路)部分以及扇出型(fan-out)布线空间，以简化显示产品的结构。技术实现要素：本发明旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器、栅极驱动电路及显示面板。第一方面，本公开实施例提供一种移位寄存器，其包括：输入电路、输出电路、至少一个下拉控制电路、至少一个下拉电路、至少一个第一辅助电路、至少一个第一降噪电路；其中，所述输入电路，被配置为对上拉节点进行预充和复位；所述上拉节点为所述输入电路、所述下拉电路，以及所述输出电路之间的连接节点；一个所述下拉控制电路通过下拉节点与一个所述下拉电路电连接；所述下拉控制电路，被配置在第一电源电压的控制下，控制所述下拉节点的电位；各所述下拉电路，被配置为响应于所述上拉节点的电位，对所述下拉节点的电位进行下拉；所述输出电路，被配置为响应于所述上拉节点的电位，以将时钟信号通过信号输出端进行输出；一个所述第一降噪电路连接一个所述下拉节点；所述第一降噪电路，被配置为响应于所述下拉节点，通过非工作电平信号对所述上拉节点和信号输出端的输出进行降噪；一个所述第一辅助电路与一个所述下拉节点电连接；所述第一辅助电路，被配置为响应于输入信号，在预充电阶段通过非工作电平信号下拉所述下拉节点的电位。其中，所述输入电路包括第一输入子电路和第二输入子电路；所述第一输入子电路，被配置为在正向扫描时，响应于第一输入信号，通过第一电压对所述上拉节点进行充电，在反向扫描时，响应于第二输入信号，通过第二电压对所述上拉进行复位；所述第二输入子电路，被配置为在正向扫描时，响应于第二输入信号，通过第二电压对所述上拉节点进行复位，在反向扫描时，响应于第一输入信号，通过第一电压对所述上拉进行充电。其中，所述第一输入子电路包括第一晶体管；所述第二输入子电路包括第二晶体管；所述第一晶体管的第一极连接第一电压端，第二极连接所述上拉节点，控制极连第一输入信号端；所述第二晶体管的第一极连接第二电压端，第二极连接所述上拉节点，控制极连接所述第二输入信号端。其中，所述输入电路还包括第一防漏电子电路和第二防漏电子电路；所述第一防漏电子电路，被配置为在正向扫描时，防止所述第一输入子电路漏电影响所述上拉节点电位；所述第二防漏电子电路，被配置为在反向扫描时，防止所述第二输入子电路漏电影响所述上拉节点电位。其中，所述第一防漏电子电路包括第十二晶体管；所述第二防漏电子电路包括第十三晶体管；所述第十二晶体管的第一极连接第一电压端，第二极连接所述第一输入子电路，控制极连接第一输入信号端；所述第十三晶体管的第一极连接第二电压端，第二极连接所述第二输入子电路，控制极连接第二输入信号端。其中，还包括至少一个第二降噪电路和至少一个第三降噪电路；一个所述第二降噪电路连接一个所述下拉节点，被配置为响应于所述下拉节点的电位，对所述第一防漏电子电路的输出进行降噪；一个所述第三降噪电路连接一个所述下拉节点，被配置为响应于所述下拉节点的电位，对所述第二防漏电子电路的输出进行降噪。其中，所述第二降噪电路包括第十八晶体管；所述第三降噪电路包括第十九晶体管；所述第十八晶体管的第一极连接在所述第一输入子电路和第一防漏电子电路之间，第二极连接非工作电平端，所述第十八晶体管的控制极与所述下拉节点一一对应连接；所述第十九晶体管的第一极连接在所述第二输入子电路和第二防漏电子电路之间，第二极连接非工作电平端，所述第十九晶体管的控制极与所述下拉节点一一对应连接。其中，各所述第一辅助电路包括第一辅助子电路和第二辅助子电路；所述第一辅助子电路，被配置为在正向扫描时，响应于所述第一输入信号，通过非工作电平信号下拉所述下拉节点的电位；所述所述第二辅助子电路，被配置为在反向扫描时，响应于所述第一输入信号，通过非工作电平信号下拉所述下拉节点的电位。其中，所述第一辅助子电路包括第十六晶体管；第二辅助子电路包括第十七晶体管；所述第十六晶体管的第一极与所述下拉节点一一对应连接，所述第十六晶体管的第二极连接非工作电平端，控制极连接第一输入信号端；所述第十七晶体管的第一极与所述下拉节点一一对应连接，所述第十七晶体管的第二极连接非工作电平端，控制极连接第二输入信号端。其中，还包括帧重置电路，被配置为在消隐阶段，响应于所述重置信号，通过非工作电平信号对上拉节点和信号输出端的电位进行重置。其中，所述帧重置电路包括第四晶体管和第七晶体管；所述第四晶体管的第一极连接所述信号输出端，第二极连接非工作电平端，控制极连接所述重置信号端；所述第七晶体管的第一极连接所述上拉节点，第二极连接所述工作电平端，控制极连接所述重置信号端。12.根据权利要求1所述的移位寄存器，其中，各所述第一降噪电路包括第十晶体管和第十一晶体管；所述第十晶体管的第一极连接所述上拉节点，第二极连接非工作电平端，控制极连接所述下拉节点；所述第十一晶体管的第一极连接所述上拉节点，第二极连接所述信号输出端，控制极连接所述下拉节点。其中，所述下拉控制电路包括第五晶体管和第九晶体管；所述下拉电路包括第六晶体管和第八晶体管；所述第五晶体管的第一极连接第一电源电压端，第二极连接所述下拉节点，控制极第九晶体管的第二极；所述第九晶体管的第一极和控制极连接所述第一电源电压端；所述第六晶体管的第一极连接下拉节点，第二极连接非工作电平端，控制极连接上拉节点；所述第八晶体管的第一极连接所述第九晶体管的第二极和所述第五晶体管的控制极，第二极连接所述非工作电平端，控制极连接所述上拉节点。其中，所述下拉控制电路包括第五晶体管；所述下拉电路包括第六晶体管；所述第五晶体管的第一极和控制极连接第一控制信号端，第二极连接所述下拉节点，所述第一控制信号端被配置为在显示阶段为所述第五晶体管的控制极写入第一电源电压，在消隐阶段为所述第五晶体管的控制极写入非工作电平信号；所述第六晶体管的第一极连接下拉节点，第二极连接非工作电平端，控制极连接上拉节点。其中，还包括第四降噪电路，被配置为在消隐阶段，响应于第二控制信号，通过所述非工作电平信号对所述信号输出端的输出进行降噪。其中，所述第四降噪电路包括第二十晶体管；所述第二十晶体管的第一极连接所述信号输出端，第二极连接非工作电平端，控制极连接第二控制信号端。其中，所述输入电路包括输入子电路和复位子电路；所述输入子电路，被配置在响应于输入信号，通过输入信号对于所述上拉节点进行预充电；所述复位子电路，被配置为响应于复位信号，通过非工作电平信号对所述上拉节点进行复位。其中，所述输入子电路包括第一晶体管，所述复位子电路包括第二晶体管；所述第一晶体管的第一极和控制极连接所述信号输入端，第二极连接所述上拉节点；所述第二晶体管的第一极连接所述上拉节点，第二极连接所述非工作电平信号端，控制极连接所述复位信号端。其中，所述输出电路包括第三晶体管和存储电容；所述第三晶体管的第一极连接时钟信号端，第二极连接所述信号输出端，控制极连接所述上拉节点；所述存储电容的第一极板连接所述上拉节点，第二极板连接所述信号输出端。第二方面，本公开实施例提供一种栅极驱动电路，其包括多个级联的移位寄存器；所述移位寄存器包括上述的任意一种移位寄存器。第三方面，本公开实施例提供一种显示面板，其包括上述的栅极驱动电路。附图说明图1为一种移位寄存器的电路图；图2为移位寄存器的工作时序图；图3为本公开实施例的一种移位寄存器的电路图；图4为本公开实施例的另一种移位寄存器的电路图；图5为本公开实施例的另一种移位寄存器的电路图；图6为本公开实施例的另一种移位寄存器的电路图；图7为本公开实施例的另一种移位寄存器的电路图；图8为本公开实施例的另一种移位寄存器的电路图；图9为本公开实施例的另一种移位寄存器的电路图；图10为本公开实施例的另一种移位寄存器的电路图；图11为本公开实施例的另一种移位寄存器的电路图；图12为本公开实施例的一种栅极驱动电路的级联示意图。具体实施方式为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。在此需要说明的是，本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，以下实施例中是以n型晶体管进行说明的，当采用n型晶体管时，第一极为n型晶体管的源极，第二极为n型晶体管的漏极，栅极输入高电平时，源漏极导通，p型相反。可以想到的是采用p型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。其中，由于在本发明实施例中以所采用晶体管为n型晶体管，故在本发明实施例中的工作电平信号则是指高电平信号，非工作电平信号为低电平信号；相应的工作电平端为高电平信号端，非工作电平端为低电平信号端。第一电源压端被写入的第一电源电压高于第二电源电压端被写入的第二电源电压，在本发明实施例中以第一电源电压为高电源电压，第二电源电压为低电源电压为例。现有的显示面板通常具有显示区和环绕显示区的周边区；在显示区中设置有呈阵列排布的多个像素单元，每个像素单元中设置有像素电路；其中，位于同一行的像素单元连接同一条栅线，位于同一列的像素单元连接同一条数据线。在周边区设置有栅极驱动电路，而栅极驱动电路则包括多个级联的移位寄存器goa，移位寄存器与栅线一一对应设置，也即每一个移位寄存器则连接一条栅线。在显示每一帧画面时，通过逐级移位寄存器输出栅极扫描信号至与各自对应的栅线，以完成像素电路的逐行扫描，在每一行栅线被扫描的同时，各条数据线将数据电压信号写入该行的像素电路，以点亮该行像素单元。在两帧画面显示之间则为消隐(blank)阶段，此时，各行像素单元不进行显示，以及对现实一帧画面而言包括显示阶段和消隐阶段。图1为一种移位寄存器的电路示意图；如图1所示，该移位寄存器包括：输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6；其中，输入电路1、输出输出电路2、下拉电路5之间的连接节点为上拉节点pu；下拉控制电路4和下拉电路5之间的节点为下拉节点pd。输入电路1被配置为对上拉节点pu进行充电和复位；输出电路2被配置响应于上拉节点pu的电位，并将时钟信号通过信号输出端output输出；帧重置电路3被配置为在消隐阶段，响应于重置信号，通过低电平信号对上拉节点pu和信号输出端output的输出进行重置；下拉控制电路4被配置为响应于第一电源电压，并通过第一电源电压控制下拉控下拉节点pd电位；下拉电路5配置为响应于上拉节点pu，并通过低电平信号对下拉节点pd的电位进行下拉；第一降噪单路被配置为响应于下拉节点pd的电位，对上拉节点pu和信号输出端output的输出进行降噪。继续参照图1，输入电路1可以包括输入子电路11和复位子电路12；其中，输入子电路11被配置为响应于输入信号，并通过该输入信号为上拉节点pu进行预充电；复位子电路12被配置为响应于复位信号，并通过低电平信号对上拉节点pu进行复位。如图1所示，输入子电路可以包括第一晶体管m1，该第一晶体管m1的源极和栅极均连接输入信号端input，第一晶体管m1的漏极连接上拉节点pu。在该种情况下，当输入信号端input被写入高电平信号时，第一晶体管m1打开，通过信号输入端所写入的高电平信号对上拉节点pu进行预充电。复位子电路可以包括第二晶体管m2，该第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接复位信号端reset；在该种情况下，当复位信号端reset被写入高电平信号时，第二晶体管m2打开，通过低电平信号端vgl的低电平信号对上拉节点pu进行拉低复位。参照图1，该移位寄存器中的输出电路2可以包括第三晶体管m3和存储电容c1；其中，该第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output。在该种情况下，当上拉节点pu被充电至高电平信号时，存储电容c1对高电平信号进行存储，同时第三晶体管m3打开，时钟信号端clk所输入的时钟信号通过信号输出进行输出。参照图1，该移位寄存器中的帧重置电路3可以包括第四晶体管m4和第七晶体管m7；其中，第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst。在该种情况下，当显示一帧或者多帧画面的显示阶段结束，进入消隐阶段时，给重置信号端trst写入高电平信号，此时第四晶体管m4和第七晶体管m7打开，低电平信号端vgl的低电平信号通过第四晶体管m4对信号输出端output进行重置，通过第七晶体管m7对上拉节点pu进行重置。在移位寄存器中设置帧重置电路3，可以有效的避免在一帧画面显示中上拉节点pu和信号输出端output的噪声传递到下一帧显示画面。参照图1，该移位寄存器中的下拉控制电路4可以包括第五晶体管m5和第九晶体管m9；其中，第五晶体管m5的源极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd，第五晶体管m5的栅极连接第九晶体管m9的漏极；第九晶体管m9的源极和栅极连接第一电源电压端vdd。在该种情况下，第一电源电压端vdd的第一电源电压控制第五晶体管m5和第九晶体管m9打开，并上拉下拉节点pd的电位。参照图1，该移位寄存器中的下拉电路5可以包括第六晶体管m6和第八晶体管m8；其中，第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第八晶体管m8的源极连接下拉控制电路4，第八晶体管m8的漏极连接低电平信号端vgl，第八晶体管m8的栅极连接上拉节点pu。在该种情况下，当上拉节点pu的电位为高电平信号时，第六晶体管m6和第八晶体管m8均被打开，低电平信号端vgl的低电平信号通过第六晶体管m6对下拉节点pd的电位进行下拉，通过第八晶体管m8对下拉控制电路4的电位进行下拉。参照图1，该移位寄存器中的第一降噪电路6可以包括第十晶体管m10和第十一晶体管m11；其中，第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd。在该种情况下，当下拉节点pd为高电平时，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，通过第十晶体管m10对信号输出端output的输出进行降噪。图2为移位寄存器的工作时序图；参照图1和2所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。在帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input输入高电平信号，第一晶体管m1打开，通过输入信号端input的高电平信号对上拉节点pu进行预充电。输出阶段t2：输入信号端input被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：复位信号端reset被写入高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5和第九晶体管m9一直被第一电源电压端vdd写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。发明人发现，由于第五晶体管m5和第九晶体管m9始终第一电源电压控制，因此在预充电阶段t1下拉节点pd电位会受到第一电源电压的影响，故很容易导致第十晶体管m10产生漏电流，而影响上拉节点pu的电位，导致上拉节点pu无法有效的充电。针对上述问题，在本公开实施例中提供如下技术方案。第一方面，参照图3-10，本公开实施例提供一种移位寄存器，该移位寄存器包括输入电路1、输出电路2、至少一个下拉控制电路4、至少一个下拉电路5、至少一个第一辅助电路7、至少一个第一降噪电路6；其中，输入电路1被配置为对上拉节点pu进行预充和复位；上拉节点pu为输入电路1、下拉电路5，以及输出电路2之间的连接节点；一个下拉控制电路4通过下拉节点pd与一个下拉电路5电连接；下拉控制电路4被配置在第一电源电压的控制下，控制下拉节点pd的电位；各下拉电路5被配置为响应于上拉节点pu的电位，对下拉节点pd的电位进行下拉；输出电路2被配置为响应于上拉节点pu的电位，以将时钟信号通过信号输出端output进行输出；一个第一降噪电路6连接一个所述下拉节点pd；第一降噪电路6被配置为响应于下拉节点pd，通过非工作电平信号对上拉节点pu和信号输出端output的输出进行降噪；一个第一辅助电路7与一个下拉节点pd电连接；第一辅助电路7被配置为响应于输入信号，在预充电阶段t1通过低电平信号下拉下拉节点pd的电位。需要说明的是，移位寄存器中的下拉控制电路4、下拉电路5以及第一辅助电路7的个数可以相同；其中，下拉控制电路4和下拉电路5可以包括但不限于一一对应连接；第一辅助电路7和第一降噪电路6均与下拉节点pd一一对应连接。在本公开实施例中分别以下拉控制电路4、下拉电路5以及第一辅助电路7的数量为1个和2个为例，对本公开实施例中的移位寄存器进行说明。由于在本公开实施例的移位寄存器中包括与下拉节点pd一一对应连接的第一辅助电路7，且第一辅助电路7被配置为在预充电阶段t1通过低电平信号对下拉节点pd的电位进行下拉，从而避免下拉节点pd电位预充电阶段t1控制第一降噪电路6拉低上拉节点pu的，从而影响上拉节点pu的充电。另外，在本公开实施例的移位寄存器中，输出电路2、下拉控制电路4、下拉电路5、第一降噪电路6均可以采用图1中相同的结构。在本公开实施例中，以出电路、下拉控制电路4、下拉电路5、第一降噪电路6采用图1相同的结构为例对本公开实施例的移位寄存器的结构进行说明。在一些实施例中，移位寄存器可以实现双向(正向和反向)扫描，其输入电路1包括第一输入子电路11和第二输入子电路12；在本公开实施例中，以在正向扫描时，第一输入子电路11被配置为响应于第一输入信号，通过第一电压对上拉节点pu进行预充电，第二输入子电路12被配置为响应于第二输入信号，通过第二电压对拉节点的复位。在反向扫描时，第一输入子电路11被配置为响应于第二输入信号，通过第二电压对拉节点的复位，第二输入子电路12被配置为响应于第一输入信号，通过第一电压对上拉节点pu进行预充电。也就是说，在正向扫描时，输入信号端input第一输入信号端input1用作输入信号端input，输入信号端input第二输入信号端input2用作复位信号端reset；在方向扫描时，输入信号端input第一输入信号端input1用作复位信号端reset，输入信号端input第二输入信号端input2用作输入信号端input。在一些实施例中，第一输入子电路11可以包括第一晶体管m1，第二输入子电路12可以包括第二晶体管m2；其中，第一晶体管m1的源极连接第一电压端，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2。例如：在正向扫描时，预充电阶段t1，输入信号端input第一输入信号端input1被写入高电平信号，第一晶体管m1打开，第一电压端写入第一电压(例如高电平信号)，通过第一电压对上拉节点pu进行预充电。复位阶段t3，输入信号端input第二输入信号端input2被写入高电平信号，第二晶体管m2打来，第二电压端写入第二电压(例如低电平信号)，通过第二电压对上拉节点pu进行复位。在反向扫描时，预充电阶段t1，输入信号端input第二输入信号端input2被写入高电平信号，第二晶体管m2打来，第二电压端被写入第一电压(例如高电平信号)，通过第一电压对上拉节点pu进行预充电。复位阶段t3，输入信号端input第一输入信号端input1被写入高电平信号，第一晶体管m1打来，第一电压端写入第二电压(例如低电平信号)，通过第二电压对上拉节点pu进行复位。由上可以看出的是，第一输入子电路11和第二输入子电路12的结构可以一样，二者仅在正向扫描和反向扫描时，为便于控制，二者功能互换，而对于工作原理是相同的。在一些实施例中，移位寄存器可仅实现单向扫描，此时，输入电路1可以包括输入子电路和复位子电路；其中，输入子电路被配置为响应于输入信号，并通过该输入信号为上拉节点pu进行预充电；复位子电路被配置为响应于复位信号，并通过低电平信号对上拉节点pu进行复位。例如：输入子电路可以包括第一晶体管m1，该第一晶体管m1的源极和栅极均连接输入信号端input，第一晶体管m1的漏极连接上拉节点pu。在该种情况下，当输入信号端input被写入高电平信号时，第一晶体管m1打开，通过信号输入端所写入的高电平信号对上拉节点pu进行预充电。复位子电路可以包括第二晶体管m2，该第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接复位信号端reset；在该种情况下，当复位信号端reset被写入高电平信号时，第二晶体管m2打开，通过低电平信号端vgl的低电平信号对上拉节点pu进行拉低复位。在一些实施例中，当移位寄存器为双向扫描的移位寄存器时，输入电路1不仅包括第一输入子电路11和第二输入子电路12，还包括可以第一防漏电子电路13和第二防漏电子电路14；述第一防漏电子电路13被配置为在正向扫描时，防止第一输入子电路11漏电影响所述上拉节点pu电位；第二防漏电子电路14被配置为在反向扫描时，防止第二输入子电路12漏电影响所述上拉节点pu电位。在一些实施例中，第一防漏电子电路13可以包括第十二晶体管m12；第二防漏电子电路14可以包括第十三晶体管m13；其中，第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一输入子电路11，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二输入子电路12，第十三晶体管m13的栅极连接输入信号端input第二输入信号端input2。例如：以第一输入子电路11包括第一晶体管m1；第二输入子电路12包括第二晶体管m2为例；当正向扫描时，预充电阶段t1，输入信号端input第一输入信号端input1被写入高电平信号，第一晶体管m1和第十二晶体管m12均被打开，通过第一电压端写入的第一电压给上拉节点pu充电；在预充阶段之后的各个阶段，输入信号端input第一输入信号端input1均被写入低电平信号，此时由于第十二晶体管m12的存在，可以有效的避免第一晶体管m1漏电，而影响上拉节点pu电位的问题。同理，当反向扫描时，预充电阶段t1，输入信号端input第二输入信号端input2被写入高电平信号，第二晶体管m2和第十三晶体管m13均被打开，通过第二电压端写入的第一电压给上拉节点pu充电；在预充阶段之后的各个阶段，输入信号端input第一输入信号端input1均被写入低电平信号，此时由于第十三晶体管m13的存在，可以有效的避免第二晶体管m2漏电，而影响上拉节点pu电位的问题。在一些实施例中，当输入电路1中包括第一防漏电子电路13和第二防漏电子电路14时，该移位寄存器还可以包括至少一个第二降噪电路8和至少一个第三降噪电路9；第二降噪电路8连接与下拉结点一一对应连接，第三降噪电路9与下拉节点pd一一对应连接。在一些实施例中，第二降噪电路8可以包括第十八晶体管m18；第三降噪电路9可以包括第十九晶体管m19；其中，第一输入子电路11和第一防漏电子电路13之间的连接节点为第一连接节点cn1；第二输入子电路12和第二防漏电子电路14之间的连接节点为第二连接节点cn2；第十八晶体管m18的源极连接第一连接节点cn1，第十八晶体管m18的漏极连接低电平信号端vgl，第十八晶体管m18的栅极连接下拉节点pd；第十九晶体管m19的源极连接第二连接节点cn2，第十九晶体管m19的漏极连接低电平信号端vgl，第十九晶体管m19的栅极连接下拉节点pd。例如：当正向扫描时，降噪阶段t4，下拉节点pd电位被下拉控制电路4置高，第十八晶体管m18打开，低电平信号端vgl的低电平信号通过第十八晶体管m18对第一连接节点cn1的输出进行降噪。当反向扫描时，降噪阶段t4，下拉节点pd电位被下拉控制电路4置高，第十九晶体管m19打开，低电平信号端vgl的低电平信号通过第十九晶体管m19对第二连接节点cn2的输出进行降噪。在一些实施例中，当移位寄存器为双向扫描的移位寄存器时，第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一辅助子电路71被配置为在正向扫描时，响应于第一输入信号，通过低电平信号对下拉节点pd的电位进行下拉；第二辅助子电路72被配置为响应于在反向扫描时，响应于第一输入信号，通过低电平信号对下拉节点pd的电位进行下拉。在一些实施例中，第一辅助子电路71包括第十六晶体管m16，第二辅助子电路72包括第十七晶体管m17；其中，第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端。例如：当正向扫描时，预充电阶段t1，输入信号端input第一输入信号端input1输入高电平信号，第十六晶体管m16打开，通过低电平信号对下拉节点pd的电位进行下拉，以避免第一降噪电路6漏电而影响上拉节点pu的电位。在反向扫描时，预充电阶段t1，输入信号端input第二输入信号端input2输入高电平信号，第十七晶体管m17打开，通过低电平信号对下拉节点pd的电位进行下拉，以避免第一降噪电路6漏电而影响上拉节点pu的电位。在一些实施例中，下拉控制电路4和下拉电路5可以为如图1中所示的结构，也即下拉控制电路4包括上述的第五晶体管m5和第九晶体管m9，下拉电路5包括第六晶体管m6和第八晶体管m8；在本公开实施例中，下拉控制电路4还可以仅包括第五晶体管m5，与此同时下拉电路5可以仅包括第六晶体管m6。例如：在一个示例中，第五晶体管m5的源极和栅极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极连接下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu。在降噪阶段t4及下一帧图像显示之前的各个时间段，第五晶体管m5被第一电源电压端vdd持续写入第一电源电压打开，下拉节点pd为高电平电位，此时第一降噪电路6工作对上拉节点pu和信号输出端output的输出进行降噪。在另一个示例中，第五晶体管m5的源极和栅极连接第一控制信号端，，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极连接下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu。在该种情况下，本公开实施例的移位寄存器还包括第四降噪电路10，其被配置为在消隐阶段，响应于第二控制信号通过低电平信号对信号输出端output的输出进行降噪。例如：第四降噪电路10可以包括第二十晶体管m20，第二十晶体管m20的源极连接信号输出端output，第二十晶体管m20的漏极连接低电平信号端vgl，第二十晶体管m20的栅极连接第二控制信号端。在显示阶段，第一控制信号端被持续写入第一电源电压，第五晶体管m5打开，下拉阶段为高电平，在降噪阶段t4通过第一降噪电路6对上拉节点pu和信号输出端output的输出进行降噪。在消隐阶段，第一控制信号端写入低电平信号，第二控制信号端写入高电平信号，第二十晶体管m20打开，低电平信号端vgl的低电平信号通过第二晶体管m2在消隐阶段对信号输出端output的输出进行降噪。在本公开实施例中，第一降噪电路6和输出电路2可以采用与图1中相同的结构，故在此不再重复赘述。为清楚本公开实施例中的移位寄存器的具体结构，以下结合具体示例对本公开实施例移位寄存器进行具体说明。应当理解的是，以下仅给出几种移位寄存器的示例性电路结构，但这并不够成对本公开实施例保护范围的限制。在一个示例中，图3为本公开实施例的一种移位寄存器的电路示意图；如图3所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为1个；其中，输入电路1包括第一输入子电路11和第二输出子电路；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；下拉控制电路4包括第五晶体管m5和第九晶体管m9；下拉电路5包括第六晶体管m6和第八晶体管m8；第一降噪电路6包括第十晶体管m10和第十一晶体管m11；第一辅助子电路71包括第十六晶体管m16；第二辅助子电路72包括第十七晶体管m17。继续参照图3，第一晶体管m1的源极连接第一电压端，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5的源极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd，第五晶体管m5的栅极连接第九晶体管m9的漏极；第九晶体管m9的源极和栅极连接第一电源电压端vdd；第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第八晶体管m8的源极连接第九晶体管m9的漏极和第五晶体管m5的栅极，第八晶体管m8的漏极连接低电平信号端vgl，第八晶体管m8的栅极连接上拉节点pu；第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd；第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端。第一输入子电路11和第二输入子电路12的结构可以一样，二者仅在正向扫描和反向扫描时，为便于控制，二者功能互换，而对于工作原理是相同的，也即在正向扫描时，第一输入子电路11用作对上拉节点pu的预充电，第二输入子电路12用作对上拉节点pu的复位，在反向扫描时，第一输入子电路11用作对上拉节点pu的复位，第二输入子电路12用作对上拉节点pu的预充电。在本公开实施例中仅以移位寄存器的正向扫描为例对该移位寄存器的驱动方法进行说明。其中，正向扫描时，第一辅助子电路71工作，第二辅助子电路72不工作，在方向扫描时则第一辅助子电路71不工作，第二辅助子电路72工作。图2为移位寄存器的工作时序图；参照图3和2所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六晶体管m16打开，通过电平信号端的低电平信号拉低下拉节点pd的电位，从而有效的避免第十晶体管m10漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5和第九晶体管m9一直被第一电源电压端vdd写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图4为本公开实施例的另一种移位寄存器的电路示意图；如图4所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为1个；其中，输入电路1包括第一输入子电路11和第二输出子电路；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；下拉控制电路4包括第五晶体管m5；下拉电路5包括第六晶体管m6；第一降噪电路6包括第十晶体管m10和第十一晶体管m11；第一辅助子电路71包括第十六晶体管m16；第二辅助子电路72包括第十七晶体管m17。继续参照图4，第一晶体管m1的源极连接第一电压端，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5的源极和栅极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd；第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端。图2为移位寄存器的工作时序图；参照图2和4所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六晶体管m16打开，通过电平信号端的低电平信号拉低下拉节点pd的电位，从而有效的避免第十晶体管m10漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5一直被第一电源电压端vdd写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图5为本公开实施例的另一种移位寄存器的电路示意图；如图5所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为2个；其中，输入电路1包括第一输入子电路11和第二输出子电路；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；每个下拉控制电路4均包括第五晶体管m5和第九晶体管m9，其中，第1个和第2个下拉控制电路4中的第五晶体管m5分别用m5e和m5o表示，第九晶体管m9分别用m9e和m9o表示；每个下拉电路5包括第六晶体管m6和第八晶体管m8，第1个和第2个下拉电路5中的第六晶体管m6分别用m6e和m6o表示，第八晶体管m8分别用m8e和m9o表示；每个第一降噪电路6包括第十晶体管m10和第十一晶体管m11，第1个和第2个第一降噪电路6中的第十晶体管m10分别用m10e和m10o表示，第十一晶体管m11分别用m11e和m11o表示；第一辅助子电路71包括第十六晶体管m16，第1个和第2个第一辅助子电路71中的第十六晶体管m16分别用m16e和m16o表示；第二辅助子电路72包括第十七晶体管m17，第1个和第2个第二辅助子电路72中的第十七晶体管m17分别用m17e和m17o表示。第1个和第2个下拉控制电路4所连接第一电源电压端vdd分别用vdde和vddo表示。另外，第1个下拉控制电路4和第1个下拉电路5连接，二者之间的连接节点用下拉节点pde表示；第2个下拉控制电路4和第2个下拉电路5连接，二者之间的连接节点用下拉节点pdo表示；第1个第一降噪电路6连接pde，第2个第一降噪电路6连接pdo；第1个第一辅助子电路71和第1个第二辅助子电路72连接pde；第2个第一辅助子电路71和第2个第二辅助子电路72连接pdo。继续参照图5，第一晶体管m1的源极连接第一电压端，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5e的源极连接第一电源电压端vdde，第五晶体管m5e的漏极连接下拉节点pde，第五晶体管m5e的栅极连接第九晶体管m9e的漏极；第九晶体管m9e的源极和栅极连接第一电源电压端vdde；第五晶体管m5o的源极连接第一电源电压端vddo，第五晶体管m5o的漏极连接下拉节点pdo，第五晶体管m5o的栅极连接第九晶体管m9o的漏极；第九晶体管m9o的源极和栅极连接第一电源电压端vddo；第六晶体管m6e的源极下拉节点pde，第六晶体管m6e的漏极连接低电平信号端vgl，第六晶体管m6e的栅极连接上拉节点pu；第八晶体管m8e的源极连接第九晶体管m9e的漏极和第五晶体管m5e的栅极，第八晶体管m8e的漏极连接低电平信号端vgl，第八晶体管m8e的栅极连接上拉节点pu；第六晶体管m6o的源极下拉节点pdo，第六晶体管m6o的漏极连接低电平信号端vgl，第六晶体管m6o的栅极连接上拉节点pu；第八晶体管m8o的源极连接第九晶体管m9o的漏极和第五晶体管m5o的栅极，第八晶体管m8o的漏极连接低电平信号端vgl，第八晶体管m8o的栅极连接上拉节点pu；第十晶体管m10e的源极连接上拉节点pu，第十晶体管m10e的漏极连接低电平信号端vgl，第十晶体管m10e的栅极连接下拉节点pde；第十一晶体管m11e的源极连接信号输出端output，第十一晶体管m11e的漏极连接低电平信号端vgl，第十一晶体管m11e的栅极连接下拉节点pde；第十晶体管m10o的源极连接上拉节点pu，第十晶体管m10o的漏极连接低电平信号端vgl，第十晶体管m10o的栅极连接下拉节点pdo；第十一晶体管m11o的源极连接信号输出端output，第十一晶体管m11o的漏极连接低电平信号端vgl，第十一晶体管m11o的栅极连接下拉节点pdo；第十六晶体管m16e的源极连接下拉节点pde，第十六晶体管m16e的漏极连接低电平信号端vgl，第十六晶体管m16e的栅极连接输入信号端input第一输入信号端input1；第十六晶体管m16o的源极连接下拉节点pdo，第十六晶体管m16o的漏极连接低电平信号端vgl，第十六晶体管m16o的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17e的源极连接下拉节点pde，第十七晶体管m17e的漏极连接低电平信号端vgl，第十七晶体管m17e的栅极连接第二入信号端；第十七晶体管m17o的源极连接下拉节点pdo，第十七晶体管m17o的漏极连接低电平信号端vgl，第十七晶体管m17o的栅极连接第二入信号端。需要说明的是，在一帧图像的扫描过程中，第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第一辅助子电路71、第1个第二辅助子电路72工作，或者第2个下拉控制电路4、第2个第一下拉电路5、第2个第一降噪电路6、第2个第一辅助子电路71、第2个第二辅助子电路72工作。也就是，对于下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为多个，相同的功能电路在一帧图像扫描时，仅其中一个工作，同时可以在工作预设时候切换为另一个工作，以此可以延长移位寄存器的寿命。在下述描述中，仅以第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第一辅助子电路71、第1个第二辅助子电路72工作为例进行说明。图2为移位寄存器的工作时序图；参照图2和5所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六e晶体管打开，通过电平信号端的低电平信号拉低下拉节点pde的电位，从而有效的避免第十晶体管m10e漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5e和第九晶体管m9e一直被第一电源电压端vdde写入的第一电源电压控制，此时下拉节点pde的电位为高电平信号，第十晶体管m10e和第十一晶体管m11e打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10e对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11e对信号输出端output的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。图6为本公开实施例的另一种移位寄存器的电路示意图；如图6所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7的数量均为2个。其中，输入电路1包括第一输入子电路11、第二输出子电路、第一防漏电子电路13和第二防漏电子电路14；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72。第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；第一防漏电子电路13包括第十二晶体管m12；第二防漏电子电路14包括第十三晶体管m13；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；每个下拉控制电路4均包括第五晶体管m5和第九晶体管m9，其中，第1个和第2个下拉控制电路4中的第五晶体管m5分别用m5e和m5o表示，第九晶体管m9分别用m9e和m9o表示；每个下拉电路5包括第六晶体管m6和第八晶体管m8，第1个和第2个下拉电路5中的第六晶体管m6分别用m6e和m6o表示，第八晶体管m8分别用m8e和m9o表示；每个第一降噪电路6包括第十晶体管m10和第十一晶体管m11，第1个和第2个第一降噪电路6中的第十晶体管m10分别用m10e和m10o表示，第十一晶体管m11分别用m11e和m11o表示；第二降噪电路8可以包括第十八晶体管m18，第1个和第2个第二降噪电路8e/8o中的第十八晶体管m18分别用m18e和m18o表示；第三降噪电路9可以包括第十九晶体管m19，第1个和第2个第三降噪电路9e/9o中的第十九晶体管m19分别用m19e和m19o表示；第一辅助子电路71包括第十六晶体管m16，第1个和第2个第一辅助子电路71e/71o中的第十六晶体管m16分别用m16e和m16o表示；第二辅助子电路72包括第十七晶体管m17，第1个和第2个第二辅助子电路72e/72o中的第十七晶体管m17分别用m17e和m17o表示。第1个和第2个下拉控制电路4所连接第一电源电压端vdd分别用vdde和vddo表示。另外，第1个下拉控制电路4e和第1个下拉电路5e连接，二者之间的连接节点用下拉节点pde表示；第2个下拉控制电路4o和第2个下拉电路5o连接，二者之间的连接节点用下拉节点pdo表示；第1个第一降噪电路6e连接pde，第2个第一降噪电路6o连接pdo；第1个第一辅助子电路71和第1个第二辅助子电路72连接pde；第2个第一辅助子电路71和第2个第二辅助子电路72连接pdo。继续参照图6，第一晶体管m1的源极连接第一连接节点cn1，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接第二连接节点cn2，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一连接节点cn1，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二输入子电路12，第十三晶体管m13的栅极连接第二连接节点cn2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5e的源极连接第一电源电压端vdde，第五晶体管m5e的漏极连接下拉节点pde，第五晶体管m5e的栅极连接第九晶体管m9e的漏极；第九晶体管m9e的源极和栅极连接第一电源电压端vdde；第五晶体管m5o的源极连接第一电源电压端vddo，第五晶体管m5o的漏极连接下拉节点pdo，第五晶体管m5o的栅极连接第九晶体管m9o的漏极；第九晶体管m9o的源极和栅极连接第一电源电压端vddo；第六晶体管m6e的源极下拉节点pde，第六晶体管m6e的漏极连接低电平信号端vgl，第六晶体管m6e的栅极连接上拉节点pu；第八晶体管m8e的源极连接第九晶体管m9e的漏极和第五晶体管m5e的栅极，第八晶体管m8e的漏极连接低电平信号端vgl，第八晶体管m8e的栅极连接上拉节点pu；第六晶体管m6o的源极下拉节点pdo，第六晶体管m6o的漏极连接低电平信号端vgl，第六晶体管m6o的栅极连接上拉节点pu；第八晶体管m8o的源极连接第九晶体管m9o的漏极和第五晶体管m5o的栅极，第八晶体管m8o的漏极连接低电平信号端vgl，第八晶体管m8o的栅极连接上拉节点pu；第十晶体管m10e的源极连接上拉节点pu，第十晶体管m10e的漏极连接低电平信号端vgl，第十晶体管m10e的栅极连接下拉节点pde；第十一晶体管m11e的源极连接信号输出端output，第十一晶体管m11e的漏极连接低电平信号端vgl，第十一晶体管m11e的栅极连接下拉节点pde；第十晶体管m10o的源极连接上拉节点pu，第十晶体管m10o的漏极连接低电平信号端vgl，第十晶体管m10o的栅极连接下拉节点pdo；第十一晶体管m11o的源极连接信号输出端output，第十一晶体管m11o的漏极连接低电平信号端vgl，第十一晶体管m11o的栅极连接下拉节点pdo；第十六晶体管m16e的源极连接下拉节点pde，第十六晶体管m16e的漏极连接低电平信号端vgl，第十六晶体管m16e的栅极连接输入信号端input第一输入信号端input1；第十六晶体管m16o的源极连接下拉节点pdo，第十六晶体管m16o的漏极连接低电平信号端vgl，第十六晶体管m16o的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17e的源极连接下拉节点pde，第十七晶体管m17e的漏极连接低电平信号端vgl，第十七晶体管m17e的栅极连接第二入信号端；第十七晶体管m17o的源极连接下拉节点pdo，第十七晶体管m17o的漏极连接低电平信号端vgl，第十七晶体管m17o的栅极连接第二入信号端；第十八晶体管m18e的源极连接第一连接节点cn1，第十八晶体管m18e的漏极连接低电平信号端vgl，第十八晶体管m18o的栅极连接下拉节点pdo；第十八晶体管m18o的源极连接第一连接节点cn1，第十八晶体管m18o的漏极连接低电平信号端vgl，第十八晶体管m18o的栅极连接下拉节点pdo；第十九晶体管m19e的源极连接第二连接节点cn2，第十九晶体管m19e的漏极连接低电平信号端vgl，第十九晶体管m19e的栅极连接下拉节点pde；第十九晶体管m19o的源极连接第二连接节点cn2，第十九晶体管m19o的漏极连接低电平信号端vgl，第十九晶体管m19o的栅极连接下拉节点pdo。需要说明的是，在一帧图像的扫描过程中，第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第二降噪电路8、第1个第三降噪电路9、第1个第一辅助子电路71、第1个第二辅助子电路72工作，或者第2个下拉控制电路4、第2个第一下拉电路5、第2个第一降噪电路6、第2个第二降噪电路8、第2个第二降噪电路8、第2个第一辅助子电路71、第2个第二辅助子电路72工作。也就是，对于下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为多个，相同的功能电路在一帧图像扫描时，仅其中一个工作，同时可以在工作预设时候切换为另一个工作，以此可以延长移位寄存器的寿命。在下述描述中，仅以第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第二降噪电路8、第1个第三降噪电路9、第1个第一辅助子电路71、第1个第二辅助子电路72工作为例进行说明。图2为移位寄存器的工作时序图；参照图2和6所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1和第十二晶体管m12打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六e晶体管打开，通过电平信号端的低电平信号拉低下拉节点pde的电位，从而有效的避免第十晶体管m10e漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2和第十三晶体管m13打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5e和第九晶体管m9e一直被第一电源电压端vdde写入的第一电源电压控制，此时下拉节点pde的电位为高电平信号，第十晶体管m10e和第十一晶体管m11e打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10e对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11e对信号输出端output的输出进行降噪。与此同时，第十八晶体管m18e打开，对第一连接节点cn1的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。图7为本公开实施例的另一种移位寄存器的电路示意图；如图7所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7的数量均为2个。其中，输入电路1包括第一输入子电路11、第二输出子电路、第一防漏电子电路13和第二防漏电子电路14；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72。第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；第一防漏电子电路13包括第十二晶体管m12；第二防漏电子电路14包括第十三晶体管m13；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；每个下拉控制电路4均包括第五晶体管m5，其中，第1个和第2个下拉控制电路4e/4o中的第五晶体管m5分别用m5e和m5o表示；每个下拉电路5包括第六晶体管m6，第1个和第2个下拉电路5e/5o中的第六晶体管m6分别用m6e和m6o表示；每个第一降噪电路6包括第十晶体管m10和第十一晶体管m11，第1个和第2个第一降噪电路6e/6o中的第十晶体管m10分别用m10e和m10o表示，第十一晶体管m11分别用m11e和m11o表示；第二降噪电路8可以包括第十八晶体管m18，第1个和第2个第二降噪电路8e/8o中的第十八晶体管m18分别用m18e和m18o表示；第三降噪电路9可以包括第十九晶体管m19，第1个和第2个第三降噪电路9e/9o中的第十九晶体管m19分别用m19e和m19o表示；第一辅助子电路71包括第十六晶体管m16，第1个和第2个第一辅助子电路71e/71o中的第十六晶体管m16分别用m16e和m16o表示；第二辅助子电路72包括第十七晶体管m17，第1个和第2个第二辅助子电路72e/72o中的第十七晶体管m17分别用m17e和m17o表示。第1个和第2个下拉控制电路4所连接第一电源电压端vdd分别用vdde和vddo表示。另外，第1个下拉控制电路4和第1个下拉电路5连接，二者之间的连接节点用下拉节点pde表示；第2个下拉控制电路4和第2个下拉电路5连接，二者之间的连接节点用下拉节点pdo表示；第1个第一降噪电路6连接pde，第2个第一降噪电路6连接pdo；第1个第一辅助子电路71和第1个第二辅助子电路72连接pde；第2个第一辅助子电路71和第2个第二辅助子电路72连接pdo。继续参照图6，第一晶体管m1的源极连接第一连接节点cn1，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接第二连接节点cn2，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一连接节点cn1，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二输入子电路12，第十三晶体管m13的栅极连接第二连接节点cn2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5e的源极和栅极连接第一电源电压端vdde，第五晶体管m5e的漏极连接下拉节点pde；第五晶体管m5o的源极和栅极连接第一电源电压端vddo，第五晶体管m5o的漏极连接下拉节点pdo；第六晶体管m6e的源极下拉节点pde，第六晶体管m6e的漏极连接低电平信号端vgl，第六晶体管m6e的栅极连接上拉节点pu；第六晶体管m6o的源极下拉节点pdo，第六晶体管m6o的漏极连接低电平信号端vgl，第六晶体管m6o的栅极连接上拉节点pu；第十晶体管m10e的源极连接上拉节点pu，第十晶体管m10e的漏极连接低电平信号端vgl，第十晶体管m10e的栅极连接下拉节点pde；第十一晶体管m11e的源极连接信号输出端output，第十一晶体管m11e的漏极连接低电平信号端vgl，第十一晶体管m11e的栅极连接下拉节点pde；第十晶体管m10o的源极连接上拉节点pu，第十晶体管m10o的漏极连接低电平信号端vgl，第十晶体管m10o的栅极连接下拉节点pdo；第十一晶体管m11o的源极连接信号输出端output，第十一晶体管m11o的漏极连接低电平信号端vgl，第十一晶体管m11o的栅极连接下拉节点pdo；第十六晶体管m16e的源极连接下拉节点pde，第十六晶体管m16e的漏极连接低电平信号端vgl，第十六晶体管m16e的栅极连接输入信号端input第一输入信号端input1；第十六晶体管m16o的源极连接下拉节点pdo，第十六晶体管m16o的漏极连接低电平信号端vgl，第十六晶体管m16o的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17e的源极连接下拉节点pde，第十七晶体管m17e的漏极连接低电平信号端vgl，第十七晶体管m17e的栅极连接第二入信号端；第十七晶体管m17o的源极连接下拉节点pdo，第十七晶体管m17o的漏极连接低电平信号端vgl，第十七晶体管m17o的栅极连接第二入信号端；第十八晶体管m18e的源极连接第一连接节点cn1，第十八晶体管m18e的漏极连接低电平信号端vgl，第十八晶体管m18o的栅极连接下拉节点pdo；第十八晶体管m18o的源极连接第一连接节点cn1，第十八晶体管m18o的漏极连接低电平信号端vgl，第十八晶体管m18o的栅极连接下拉节点pdo；第十九晶体管m19e的源极连接第二连接节点cn2，第十九晶体管m19e的漏极连接低电平信号端vgl，第十九晶体管m19e的栅极连接下拉节点pde；第十九晶体管m19o的源极连接第二连接节点cn2，第十九晶体管m19o的漏极连接低电平信号端vgl，第十九晶体管m19o的栅极连接下拉节点pdo。需要说明的是，在一帧图像的扫描过程中，第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第二降噪电路8、第1个第三降噪电路9、第1个第一辅助子电路71、第1个第二辅助子电路72工作，或者第2个下拉控制电路4、第2个第一下拉电路5、第2个第一降噪电路6、第2个第二降噪电路8、第2个第二降噪电路8、第2个第一辅助子电路71、第2个第二辅助子电路72工作。也就是，对于下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为多个，相同的功能电路在一帧图像扫描时，仅其中一个工作，同时可以在工作预设时候切换为另一个工作，以此可以延长移位寄存器的寿命。在下述描述中，仅以第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第二降噪电路8、第1个第三降噪电路9、第1个第一辅助子电路71、第1个第二辅助子电路72工作为例进行说明。图2为移位寄存器的工作时序图；参照图2和7所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1和第十二晶体管m12打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六e晶体管打开，通过电平信号端的低电平信号拉低下拉节点pde的电位，从而有效的避免第十晶体管m10e漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2和第十三晶体管m13打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5e一直被第一电源电压端vdde写入的第一电源电压控制，此时下拉节点pde的电位为高电平信号，第十晶体管m10e和第十一晶体管m11e打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10e对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11e对信号输出端output的输出进行降噪。与此同时，第十八晶体管m18e打开，对第一连接节点cn1的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图8为本公开实施例的另一种移位寄存器的电路示意图；如图8所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为1个；其中，输入电路1包括第一输入子电路11、第二输出子电路、第一防漏电子电路13和第二防漏电子电路14；第一防漏电子电路13包括第十二晶体管m12；第二防漏电子电路14包括第十三晶体管m13；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；下拉控制电路4包括第五晶体管m5；下拉电路5包括第六晶体管m6；第一降噪电路6包括第十晶体管m10和第十一晶体管m11；第一辅助子电路71包括第十六晶体管m16；第二辅助子电路72包括第十七晶体管m17；第二降噪电路8包括第十八晶体管m18；第三降噪电路9包括第十九晶体管m19。继续参照图8，第一晶体管m1的源极连接第一连接节点cn1，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接第二连接节点cn2，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一连接节点cn1，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二连接节点cn2，第十三晶体管m13的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5的源极和栅极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd；第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端；第十八晶体管m18的源极连接第一连接节点cn1，第十八晶体管m18的漏极连接低电平信号端vgl，第十八晶体管m18的栅极连接下拉节点pd；第十九晶体管m19的源极连接第二连接节点cn2，第十九晶体管m19的漏极连接低电平信号端vgl，第十九晶体管m19的栅极连接下拉节点pd。图2为移位寄存器的工作时序图；参照图2和8所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六晶体管m16打开，通过电平信号端的低电平信号拉低下拉节点pd的电位，从而有效的避免第十晶体管m10漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5一直被第一电源电压端vdd写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。与此同时，第十八晶体管m18打开，对第一连接节点cn1的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图9为本公开实施例的另一种移位寄存器的电路示意图；如图9所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为1个；其中，输入电路1包括第一输入子电路11、第二输出子电路、第一防漏电子电路13和第二防漏电子电路14；第一防漏电子电路13包括第十二晶体管m12；第二防漏电子电路14包括第十三晶体管m13；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；下拉控制电路4包括第五晶体管m5；下拉电路5包括第六晶体管m6；第一降噪电路6包括第十晶体管m10和第十一晶体管m11；第一辅助子电路71包括第十六晶体管m16；第二辅助子电路72包括第十七晶体管m17；第二降噪电路8包括第十八晶体管m18；第三降噪电路9包括第十九晶体管m19。继续参照图9，第一晶体管m1的源极连接第一连接节点cn1，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接第二连接节点cn2，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一连接节点cn1，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二连接节点cn2，第十三晶体管m13的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5的源极和栅极连接第一电源电压端vdd，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd；第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端；第十八晶体管m18的源极连接第一连接节点cn1，第十八晶体管m18的漏极连接低电平信号端vgl，第十八晶体管m18的栅极连接下拉节点pd；第十九晶体管m19的源极连接第二连接节点cn2，第十九晶体管m19的漏极连接低电平信号端vgl，第十九晶体管m19的栅极连接下拉节点pd。图2为移位寄存器的工作时序图；参照图2和9所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六晶体管m16打开，通过电平信号端的低电平信号拉低下拉节点pd的电位，从而有效的避免第十晶体管m10漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2和第十三晶体管m13打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5一直被第一电源电压端vdd写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。与此同时，第十八晶体管m18打开，对第一连接节点cn1的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图10为本公开实施例的另一种移位寄存器的电路示意图；如图10所示，该移位寄存器可以实现双向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第二降噪电路8、第三降噪电路9、第四降噪电路10、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为1个；其中，输入电路1包括第一输入子电路11、第二输出子电路、第一防漏电子电路13和第二防漏电子电路14；第一防漏电子电路13包括第十二晶体管m12；第二防漏电子电路14包括第十三晶体管m13；第一辅助电路7包括第一辅助子电路71和第二辅助子电路72；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第七晶体管m7；下拉控制电路4包括第五晶体管m5；下拉电路5包括第六晶体管m6；第一降噪电路6包括第十晶体管m10和第十一晶体管m11；第一辅助子电路71包括第十六晶体管m16；第二辅助子电路72包括第十七晶体管m17；第二降噪电路8包括第十八晶体管m18；第三降噪电路9包括第十九晶体管m19、第四降噪电路10包括第二十晶体管m20。继续参照图10，第一晶体管m1的源极连接第一连接节点cn1，第一晶体管m1的漏极连接上拉节点pu，第一晶体管m1的栅极连接输入信号端input第一输入信号端input1；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接第二连接节点cn2，第二晶体管m2的栅极连接输入信号端input第二输入信号端input2；第十二晶体管m12的源极连接第一电压端，第十二晶体管m12的漏极连接第一连接节点cn1，第十二晶体管m12的栅极连接输入信号端input第一输入信号端input1；第十三晶体管m13的源极连接第二电压端，第十三晶体管m13的漏极连接第二连接节点cn2，第十三晶体管m13的栅极连接输入信号端input第二输入信号端input2；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5的源极和栅极连接第一控制信号端，第五晶体管m5的漏极连接下拉节点pd；第六晶体管m6的源极下拉节点pd，第六晶体管m6的漏极连接低电平信号端vgl，第六晶体管m6的栅极连接上拉节点pu；第十晶体管m10的源极连接上拉节点pu，第十晶体管m10的漏极连接低电平信号端vgl，第十晶体管m10的栅极连接下拉节点pd；第十一晶体管m11的源极连接信号输出端output，第十一晶体管m11的漏极连接低电平信号端vgl，第十一晶体管m11的栅极连接下拉节点pd；第十六晶体管m16的源极连接下拉节点pd，第十六晶体管m16的漏极连接低电平信号端vgl，第十六晶体管m16的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17的源极连接下拉节点pd，第十七晶体管m17的漏极连接低电平信号端vgl，第十七晶体管m17的栅极连接第二入信号端；第十八晶体管m18的源极连接第一连接节点cn1，第十八晶体管m18的漏极连接低电平信号端vgl，第十八晶体管m18的栅极连接下拉节点pd；第十九晶体管m19的源极连接第二连接节点cn2，第十九晶体管m19的漏极连接低电平信号端vgl，第十九晶体管m19的栅极连接下拉节点pd。第二十晶体管m20的源极连接信号输出端output，第二十晶体管m20的漏极连接低电平信号端vgl，第二十晶体管m20的栅极连接第二控制信号端。图2为移位寄存器的工作时序图；参照图2和10所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置和输出降噪阶段t4；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。帧重置和输出降噪阶段t0：给重置信号端trst和第二控制信号端输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input第一输入信号端input1输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六晶体管m16打开，通过电平信号端的低电平信号拉低下拉节点pd的电位，从而有效的避免第十晶体管m10漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input第一输入信号端input1被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：输入信号端input第二输入信号端input2被写入复位信号，也即高电平信号，第二晶体管m2和第十三晶体管m13打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5一直被第一控制信号端写入的第一电源电压控制，此时下拉节点pd的电位为高电平信号，第十晶体管m10和第十一晶体管m11打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11对信号输出端output的输出进行降噪。与此同时，第十八晶体管m18打开，对第一连接节点cn1的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。在另一个示例中，图11为本公开实施例的另一种移位寄存器的电路示意图；如图11所示，该移位寄存器可以实现单向扫描，其包括输入电路1、输出电路2、帧重置电路3、下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7。下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为2个；其中，输入电路1包括第一输入子电路11和第二输出子电路；第一输入子电路11包括第一晶体管m1、第二输入子电路12包括第二晶体管m2；输出电路2包括第三晶体管m3和存储电容c1；帧重置电路3包括第四晶体管m4和第七晶体管m7；每个下拉控制电路4均包括第五晶体管m5和第九晶体管m9，其中，第1个和第2个下拉控制电路4e/4o中的第五晶体管m5分别用m5e和m5o表示，第九晶体管m9分别用m9e和m9o表示；每个下拉电路5包括第六晶体管m6和第八晶体管m8，第1个和第2个下拉电路5e/5o中的第六晶体管m6分别用m6e和m6o表示，第八晶体管m8分别用m8e和m9o表示；每个第一降噪电路6包括第十晶体管m10和第十一晶体管m11，第1个和第2个第一降噪电路6e/6o中的第十晶体管m10分别用m10e和m10o表示，第十一晶体管m11分别用m11e和m11o表示；第一辅助电路7包括第十六晶体管m16，第1个和第2个第一辅助电路7e/7o中的第十六晶体管m16分别用m16e和m16o表示。第1个和第2个下拉控制电路4所连接第一电源电压端vdd分别用vdde和vddo表示。另外，第1个下拉控制电路4和第1个下拉电路5连接，二者之间的连接节点用下拉节点pde表示；第2个下拉控制电路4和第2个下拉电路5连接，二者之间的连接节点用下拉节点pdo表示；第1个第一降噪电路6连接pde，第2个第一降噪电路6连接pdo；第1个第一辅助电路7e连接pde；第2个第一辅助电路7o连接pdo。继续参照图11，第一晶体管m1的源极和栅极连接输入信号端input，第一晶体管m1的漏极连接上拉节点pu；第二晶体管m2的源极连接上拉节点pu，第二晶体管m2的漏极连接低电平信号端vgl，第二晶体管m2的栅极连接复位信号端reset；第三晶体管m3的源极连接时钟信号端clk，第三晶体管m3的漏极连接信号输出端output，第三晶体管m3的栅极连接上拉节点pu；存储电容c1的第一极板连接上拉节点pu，存储电容c1的第二极板连接信号输出端output；第四晶体管m4的源极连接信号输出端output，第四晶体管m4的漏极连接低电平信号端vgl，第四晶体管m4的栅极连接重置信号端trst；第七晶体管m7的源极连接上拉节点pu，第七晶体管m7的漏极连接低电平信号端vgl，第七晶体管m7的栅极连接重置信号端trst；第五晶体管m5e的源极连接第一电源电压端vdde，第五晶体管m5e的漏极连接下拉节点pde，第五晶体管m5e的栅极连接第九晶体管m9e的漏极；第九晶体管m9e的源极和栅极连接第一电源电压端vdde；第五晶体管m5o的源极连接第一电源电压端vddo，第五晶体管m5o的漏极连接下拉节点pdo，第五晶体管m5o的栅极连接第九晶体管m9o的漏极；第九晶体管m9o的源极和栅极连接第一电源电压端vddo；第六晶体管m6e的源极下拉节点pde，第六晶体管m6e的漏极连接低电平信号端vgl，第六晶体管m6e的栅极连接上拉节点pu；第八晶体管m8e的源极连接第九晶体管m9e的漏极和第五晶体管m5e的栅极，第八晶体管m8e的漏极连接低电平信号端vgl，第八晶体管m8e的栅极连接上拉节点pu；第六晶体管m6o的源极下拉节点pdo，第六晶体管m6o的漏极连接低电平信号端vgl，第六晶体管m6o的栅极连接上拉节点pu；第八晶体管m8o的源极连接第九晶体管m9o的漏极和第五晶体管m5o的栅极，第八晶体管m8o的漏极连接低电平信号端vgl，第八晶体管m8o的栅极连接上拉节点pu；第十晶体管m10e的源极连接上拉节点pu，第十晶体管m10e的漏极连接低电平信号端vgl，第十晶体管m10e的栅极连接下拉节点pde；第十一晶体管m11e的源极连接信号输出端output，第十一晶体管m11e的漏极连接低电平信号端vgl，第十一晶体管m11e的栅极连接下拉节点pde；第十晶体管m10o的源极连接上拉节点pu，第十晶体管m10o的漏极连接低电平信号端vgl，第十晶体管m10o的栅极连接下拉节点pdo；第十一晶体管m11o的源极连接信号输出端output，第十一晶体管m11o的漏极连接低电平信号端vgl，第十一晶体管m11o的栅极连接下拉节点pdo；第十六晶体管m16e的源极连接下拉节点pde，第十六晶体管m16e的漏极连接低电平信号端vgl，第十六晶体管m16e的栅极连接输入信号端input第一输入信号端input1；第十六晶体管m16o的源极连接下拉节点pdo，第十六晶体管m16o的漏极连接低电平信号端vgl，第十六晶体管m16o的栅极连接输入信号端input第一输入信号端input1；第十七晶体管m17e的源极连接下拉节点pde，第十七晶体管m17e的漏极连接低电平信号端vgl，第十七晶体管m17e的栅极连接第二入信号端；第十七晶体管m17o的源极连接下拉节点pdo，第十七晶体管m17o的漏极连接低电平信号端vgl，第十七晶体管m17o的栅极连接第二入信号端。需要说明的是，在一帧图像的扫描过程中，第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第一辅助子电路71、第1个第二辅助子电路72工作，或者第2个下拉控制电路4、第2个第一下拉电路5、第2个第一降噪电路6、第2个第一辅助电路7。也就是，对于下拉控制电路4、下拉电路5、第一降噪电路6、第一辅助电路7的数量均为多个，相同的功能电路在一帧图像扫描时，仅其中一个工作，同时可以在工作预设时候切换为另一个工作，以此可以延长移位寄存器的寿命。在下述描述中，仅以第1个下拉控制电路4、第1个第一下拉电路5、第1个第一降噪电路6、第1个第一辅助电路7工作为例进行说明。图2为移位寄存器的工作时序图；参照图2和11所示，该移位移位寄存器的驱动方法包括显示一帧图像的显示阶段和消隐阶段。在消隐阶段包括帧重置阶段t0；在显示阶段包括预充电阶段t1、输出阶段t2、复位阶段t3、降噪阶段t4。在帧重置阶段t0：给重置信号端trst输入高电平信号，第四晶体管m4和第七晶体管m7打开，此时低电平信号端vgl的低电平信号通过第四晶体管m4将信号输出端output的输出拉低，以及通过第七晶体管m7将上拉节点pu的电位拉低，从而有效的避免信号输出端output和上拉节点pu的噪声影响下一帧画面的显示。预充电阶段t1：给输入信号端input输入高电平信号，第一晶体管m1打开，通过输入信号端input第一输入信号端input1的高电平信号对上拉节点pu进行预充电；与此同时，第十六e晶体管打开，通过电平信号端的低电平信号拉低下拉节点pde的电位，从而有效的避免第十晶体管m10e漏电而影响上拉节点pu的电位。输出阶段t2：输入信号端input被写入低电平信号，第一晶体管m1关断，上拉节点pu持续保持预充电阶段t1的高电平电位；此时第三晶体管m3打开，时钟信号端clk输入高电平信号，上拉节点pu由于存储电容c1自举效应(bootstrapping)电压被放大，以保证第三晶体管m3持续开启，以使信号输出端output输出高电平信号。复位阶段t3：复位信号端reset被写入复位信号，也即高电平信号，第二晶体管m2打开，通过低电平信号端vgl的低电平信号将上拉节点pu的电位拉低进行复位。降噪阶段t4：由于在复位阶段t3上拉节点pu被下拉至低电平电位；而第五晶体管m5e和第九晶体管m9e一直被第一电源电压端vdde写入的第一电源电压控制，此时下拉节点pde的电位为高电平信号，第十晶体管m10e和第十一晶体管m11e打开，低电平信号端vgl所写入的低电平信号通过第十晶体管m10e对上拉节点pu的输出进行降噪，以及通过第十一晶体管m11e对信号输出端output的输出进行降噪。在下一图像帧到来之前，该移位寄存器一直重复降噪阶段t4，不断对移位寄存器进行降噪。在该帧图像显示结束到下一帧图像来之前为消隐阶段。以下给出本公开实施例中，移位寄存器中各晶体管，以及存储电容c1的宽长比的取值范围，如下表一所示。其中，m1和m12的宽长比可以相同或者大致相同；m2和m13的宽长比可以相同或者大致相同；m5、m5e、m5o的宽长比可以相同或者大致相同；m9、m9e、m9o的宽长比可以相同或者大致相同；m6、m6e、m6o的宽长比可以相同或者大致相同；m8、m8e、m8o的宽长比可以相同或者大致相同；m10、m10e、m10o的宽长比可以相同或者大致相同；m11、m11e、m11o的宽长比可以相同或者大致相同；m16、m16e、m16o、m17e、m17o、m18e、m18o、m9e、m9o的宽长比可以相同或者大致相同。item宽长比(μm)m1100/1-200/1m220/1-100/1m3800//-1500/1m410/1-20/1m52/1-20/1m610/1-100/1m710/1-20/1m85/1-10/1m92/1-8/1m1080/1-150/1m1180/1-150/1m1610/1-30/1c11-6第二方面，图12为本公开实施例的一种栅极驱动电路的级联示意图；如图12所示，本发明实施例提供一种栅极驱动电路，该栅极驱动电路包括多个级联的上述任意一种移位寄存器。继续参照图12，以输入信号端input第一输入信号端input1为输入信号端input，第二信号输入端为复位信号端reset，该栅极驱动电路采用的4条时钟信号线。其中，4条时钟信号线分别为clk1、clk2、clk3、clk4；假若栅极驱动电路包括m个移位寄存器；第n级移位寄存器的信号输出端output连接第n+2级移位寄存器的输入信号端input；第n级移位寄存器的复位信号端reset连接第n+2级移位寄存器的信号输出端output；n取1到m。另外，第一级和第二级移位寄存器的信号输入端连接帧开启信号线stv1；各个移位寄存器重置信号端trst连接同一条帧重置信号线stv0。需要说明的是，上述第一级移位寄存器和最后一级移位寄存器是相对的，根据栅极驱动电路正向扫描和反向扫描而定。该栅极驱动电路用于对栅线进行正向扫描时，根据栅线的扫描顺序，向第一条栅线提供扫描信号的移位寄存器单元，为第一级移位寄存器；向最后一条栅线提供扫描信号的移位寄存器单元，为最后一级移位寄存器。该栅极驱动电路用于对栅线进行反向扫描时，根据栅线的扫描顺序，最后一根栅线先被输入扫描信号，因而，向最后一根栅线提供扫描信号的移位寄存器单元，为第一级移位寄存器；向第一根栅线提供扫描信号的移位寄存器单元，为最后一级移位寄存器。同时，正向扫描和反向扫描也仅需将第一电源电压端vdd和第二电源电压端输入信号互换，将信号输入端和复位信号端reset输入的信号换即可。第三方面，本发明实施例提供一种显示面板，其包括上述的栅极驱动电路，包括上述的栅极驱动电路。由于包括上述的栅极驱动电路，故其显示效果较好，且可以实现窄边化设计。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。当前第1页1 2 3 

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除