源极驱动器和显示装置的制作方法

相关申请的交叉引用

本申请要求于2019年7月9日在韩国知识产权局提交的韩国专利申请no.10-2019-0082451的优先权，其公开内容整体合并于此。

本发明构思涉及源极驱动器和显示装置，更具体地，涉及用于在缓冲电路的转换时段(slewperiod)期间可变地选择将施加到缓冲电路的输入端子的伽玛电压的源极驱动器和包括该源极驱动器的显示装置。

背景技术：

可以在诸如电视(tv)、膝上型计算机、监视器和移动设备的用于显示图像的电子设备中使用的显示装置的示例包括液晶显示(lcd)装置、有机发光二极管(oled)显示装置等。显示装置可以包括显示面板和显示驱动器，显示面板包括多个像素，显示驱动器向多个像素施加电信号，并且显示装置可以根据电信号实现图像。近来，已经在例如分辨率、转换速率(slewrate)等方面对改善显示装置的性能的方式进行了各种研究。

技术实现要素：

本发明构思的一些示例实施例提供了具有改善的操作特性的源极驱动器。

本发明构思的一些示例实施例提供了具有改善的操作特性的显示装置。

然而，本发明构思的一些示例实施例不限于这里阐述的示例实施例。通过参考下面给出的本发明构思的示例实施例的详细描述，本发明构思的以上和其他方面对于本发明构思所属领域的普通技术人员将变得更加明显。

根据本公开的示例实施例，一种源极驱动器包括译码器和缓冲电路，所述译码器被配置为：接收图像数据和激活信号，基于所述图像数据确定目标电压，并且从多条伽玛线中选择用于生成所述目标电压的至少一条伽玛线，所述多条伽玛线被配置为分别传输不同的伽玛电压，所述缓冲电路包括多个输入端子，所述缓冲电路被配置为连接到所选择的所述至少一条伽玛线，所述缓冲电路还被配置为基于从所选择的所述至少一条伽玛线获得的至少一个伽玛电压生成输出电压。所述译码器可以进一步被配置为根据所述激活信号选择在所述缓冲电路的转换时段期间将要连接到所述缓冲电路的所述多个输入端子的包括所选择的所述至少一条伽玛线的伽玛线组。

根据本公开的示例实施例，一种源极驱动器包括译码器和缓冲电路，所述译码器被配置为：接收图像数据和激活信号，基于所述图像数据确定目标电压，接收具有不同电平的多个伽玛电压，并且基于所述激活信号和所述目标电压从所述多个伽玛电压中选择将被输出的伽玛电压，所述缓冲电路包括被施加所述伽玛电压的多个输入端子，并且被配置为基于所述伽玛电压生成输出电压。所述译码器可以进一步被配置为：在从所述缓冲电路的转换时段开始的第一时间点到所述输出电压达到参考电压的第二时间点的第一时段内选择第一电压组，所述第一电压组包括所述多个伽玛电压中的具有相似电平的两个或更多个伽玛电压，并且在从所述第二时间点到所述输出电压达到所述目标电压的第三时间点的第二时段内选择第二电压组，所述第二电压组包括所述多个伽玛电压中的用于生成所述目标电压的至少一个伽玛电压。

根据本公开的示例实施例，一种显示装置包括：显示面板，所述显示面板包括多个像素，并被配置为经由所述多个像素显示图像；源极驱动器，所述源极驱动器连接到分别传输不同的伽玛电压的多条伽玛线，所述源极驱动器被配置为经由多条源线将灰度电压输出到所述多个像素；以及定时控制器，所述定时控制器被配置为输出用于控制所述源极驱动器的操作的控制信号。所述源极驱动器可以包括译码器和缓冲电路，所述译码器被配置为：从所述定时控制器接收图像数据和激活信号，基于所述图像数据确定目标电压，并且从所述多条伽玛线中选择用于生成所述目标电压的至少一条伽玛线，所述缓冲电路包括多个输入端子，所述缓冲电路被配置为连接到所选择的所述至少一条伽玛线，所述缓冲电路还被配置为基于从所选择的所述至少一条伽玛线获得的目标伽玛电压来生成所述灰度电压。所述译码器可以进一步被配置为根据所述激活信号选择在所述缓冲电路的转换时段内将要连接到所述多个输入端子的包括所述至少一条伽玛线的伽玛线组。

附图说明

通过参照附图详细描述本发明构思的一些示例实施例，本发明构思的以上和其他特征将变得更加明显。

图1是根据本发明构思的示例实施例的显示装置的框图。

图2是图1的数据驱动电路的框图。

图3示出了图2的缓冲电路。

图4a和图4b示出了在向图2的缓冲电路提供多个输入的情况下可能由伽玛线的电阻导致的问题。

图5示出了根据本发明构思的示例实施例的数据驱动电路。

图6示出了图5的译码器的结构。

图7是根据本发明构思的示例实施例的用于说明数据驱动电路的操作的定时图。

图8a和图8b示出了如何在根据本发明构思的示例实施例的图7的单元缓冲器的转换时段期间选择伽玛线。

图9示出了根据本发明构思的示例实施例的根据目标伽玛电压的范围而分类的区域。

图10示出了在转换时段期间为与图9的“fulldec”区域对应的每个目标伽玛电压选择的伽玛线组。

图11示出了在转换时段期间为与图9的“halfdec”区域对应的每个目标伽玛电压选择的伽玛线组。

图12示出了根据本发明构思的示例实施例的包括能够接收四个输入电压的缓冲电路的数据驱动电路。

图13a至图13c示出了在图12的单元缓冲器的转换时段期间选择的伽玛线。

图14示出了根据本发明构思的示例实施例的被配置为接收基于输入时钟信号生成的激活信号fs_en的数据驱动电路。

图15是示出了图14的数据驱动电路的操作的定时图。

图16示出了根据本发明构思的示例实施例的包括输出控制电路的数据驱动电路。

图17是示出了图16的数据驱动电路的操作的定时图。

图18示出了根据本发明构思的示例实施例的包括转换检测电路的数据驱动电路。

图19是示出了图18的数据驱动电路的操作的定时图。

具体实施方式

尽管在示例实施例的描述中使用了术语“相同”或“一致”，但是应当理解，可以存在一定的不精确性。因此，当一个元素或一个值被称为与另一元素或另一个值相同或相似时，应当理解，元素或值在期望的制造或操作公差范围(例如，±10％)内与另一元素或另一值相同或相似。

当在本说明书中结合数值使用术语“大约”或“基本上”时，相关数值旨在包括围绕所列举的数值的制造或操作公差(例如，±10％)。此外，当词语“大体上”和“基本上”与几何形状结合使用时，意图是不需要几何形状的精确度，但是形状的界限(latitude)在本公开的范围内。

图1是根据本发明构思的示例实施例的显示装置的框图。图2是图1的数据驱动电路的框图。图3示出了图2的缓冲电路。

参照图1，显示装置10可以包括显示面板100、数据驱动电路200、栅极驱动电路300、定时控制器400和存储器500。

在显示面板100中，多条数据线290和多条栅极线310设置为相交，像素p以矩阵形式布置在数据线290和栅极线310之间的相交点处。显示面板100可以是平板显示面板，例如，薄膜晶体管液晶显示(tftlcd)面板、等离子体显示面板(pdp)、发光二极管(led)显示面板或有机led显示面板，但是本发明构思不限于此。

每个像素p连接到一条数据线290和一条栅极线310。像素p可以响应于经由栅极线310输入到其的栅极脉冲电连接到数据线290，因此可以从数据线290接收数据电压。显示面板100的显示操作可以涉及在定时控制器400的控制下数据驱动电路200和栅极驱动电路300的操作。

在显示操作期间，数据驱动电路200根据从定时控制器400施加到其的数据定时控制信号ddc将数字视频数据rgb转换为用于显示图像的数据电压，并将数据电压提供给数据线290。数据驱动电路200也可以被称为源极驱动器200，数据线290也可以被称为源极线290。

在显示操作期间，栅极驱动电路300根据栅极控制信号gdc生成用于显示图像的栅极脉冲，并以逐行的方式顺序地将栅极脉冲提供给栅极线310。

定时控制器400基于定时信号(例如，垂直同步信号vsync、水平同步信号hsync、点时钟信号dclk和数据使能信号de)生成数据控制信号ddc和栅极控制信号gdc，数据控制信号ddc用于控制数据驱动电路200的操作定时，栅极控制信号gdc用于控制栅极驱动电路300的操作定时。

在显示操作期间，定时控制器400基于存储在存储器500中的数据调制用于实现图像的数字视频数据rgb，并将调制后的数字视频数据rgb传输到数据驱动电路200。

在一些示例实施例中，显示装置10可以以帧为单位显示图像。显示单个帧的时长可以被定义为垂直周期，垂直周期可以由显示装置10的扫描速率决定。例如，在显示装置50的扫描速率为60hz的情况下，垂直周期可以为1/60秒，即，大约16.7毫秒。

在单个垂直周期期间，栅极驱动电路300可以扫描每条栅极线310。栅极驱动电路300扫描每条栅极线310所用的时长可以被定义为水平周期，在单个水平周期期间，数据驱动电路200可以向像素p输入灰度电压。灰度电压可以是数据驱动电路200基于数字视频数据rgb输出的电压，并且像素p的亮度可以由灰度电压决定。

参照图2和图3，根据本发明构思的示例实施例的数据驱动电路200可以包括电平移位器210、锁存电路220、译码器(dec)230和缓冲电路240。在一些示例实施例中，缓冲电路240可以包括多个单元缓冲器ub。

电平移位器210可以接收数字视频数据rgb，并可以响应于定时控制信号ddc控制包括在锁存电路220中的多个采样电路的操作定时。定时控制信号ddc可以是具有期望的(或者，预定的)周期的信号。

锁存电路220可以根据来自电平移位器210的移位顺序，对数字视频数据rgb进行采样和存储。锁存电路220可以将采样后的图像数据dq输出到译码器230。译码器230可以包括：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。在一些示例实施例中，译码器230可以是数模转换器。

在一些示例实施例中，锁存电路220可以包括被配置为对数据进行采样的采样电路和被配置为存储采样数据的保持锁存器。

译码器230可以接收多个伽玛电压vg和激活信号fs_en以及图像数据dq。在一些示例实施例中，伽玛电压vg的数量可以由图像数据dq的位数决定。例如，如果图像数据dq是8位数据，则伽玛电压vg的数量可以为256个或更少。在另一示例中，如果图像数据dq是10位数据，则伽玛电压vg的数量可以为1024个或更少。为了方便起见，在下文中图像数据dq将被描述为是8位数据，并且在下文中伽玛电压vg的数量将被描述为是256个。

缓冲电路240可以包括被实现为例如运算放大器的单元缓冲器ub，并且单元缓冲器ub可以分别连接到数据线290。如图3所示，每个单元缓冲器ub可以包括多个输入端子。译码器230可以基于图像数据dq选择至少一些伽玛电压vg，并可以将所选择的伽玛电压vg作为输入电压vl和vh提供到每个单元缓冲器ub的输入端子。每个单元缓冲器ub可以将已经从译码器230提供的输入电压vl和vh的平均值作为灰度电压vout输出到数据线290。因此，在图像数据是8位数据的情况下，即使将伽玛电压vg输入到译码器230的伽玛线的数量少于256个，每个单元缓冲器仍可以输出总共256个灰度电压中的一个灰度电压。

数据驱动电路200中包括的元件210、220、230和240不特别受限于图2的示例实施例，而是可以改变。

图4a和图4b示出了在向图2的缓冲电路提供多个输入的情况下可能由伽玛线的电阻导致的问题。

参照图4a，在单元缓冲器ub1的目标电压是与伽玛电压vg78和vg80的平均值对应的输出电压vs79的情况下，选择被施加伽玛电压vg78和vg80的伽玛线，然后经由所选择的伽玛线将伽玛电压vg78和vg80作为输入施加到单元缓冲器ub1。在这种情况下，多条伽玛线的电阻是并联的，因此，与经由单条伽马线施加缓冲器的输入的情况相比，多条伽玛线的电阻可以减小。因此，可以减小由来自伽玛线的噪声引起的转换延迟。

类似地，在单元缓冲器ub2的目标电压是与伽玛电压vg80和伽玛电压vg82的平均值对应的输出电压vs81的情况下，选择被施加伽玛电压vg80的伽玛线和被施加伽玛电压vg82的伽玛线，然后经由所选择的伽玛线将伽玛电压vg80和vg82作为输入施加到单元缓冲器ub2。因此，可以减小由来自伽玛线的噪声引起的转换延迟。

相比之下，在单元缓冲器ub3的目标电压是与伽玛电压vg80对应的输出电压vs80的情况下，经由被施加伽玛电压vg80的单条伽玛线将伽玛电压vg80作为多个输入施加到单元缓冲器ub3。在这种情况下，与伽玛电压vg80经由多条伽玛线传输的情况相比，单条伽玛线的电阻增大。因此，由于来自伽玛线的噪声，会发生转换延迟。换言之，与经由多条伽玛线传输伽玛电压vg80的先前情况相比，转换延迟会增加。

参照图4b，在单元缓冲器ub3的目标电压是与伽玛电压vg0对应的输出电压vs0的情况下，可以另外地提供用于施加相同的伽玛电压vg0的伽玛线，以减小伽玛线电阻。然而，在这种情况下，由于提供了另外的电路，所以整个芯片的尺寸会增大。

图5示出了根据本发明构思的示例实施例的数据驱动电路。图6示出了图5的译码器的结构。

参照图5，译码器230可以接收图像数据dq和激活信号fs_en，可以基于图像数据dq确定与单元缓冲器ub的输出电压vs对应的目标伽玛电压，并可以选择与目标伽玛电压对应的伽玛线，并且可以将所选择的伽玛线连接到单元缓冲器ub的两个输入端子。即，施加到由译码器230选择的伽玛线的伽玛电压可以作为输入电压vh和vl输入到单元缓冲器ub。译码器230可以包括：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。

在一些示例实施例中，单元缓冲器ub可以被实现为运算放大器，并可以具有使得单元缓冲器ub的输出端子和反相输入端子相连接的负反馈结构。例如，如图5所示，单元缓冲器ub可以包括两个非反相输入端子，并且具有彼此不同的电平的输入电压vl和vh可以输入到非反相输入端子。例如，单元缓冲器ub的输出电压vs可以被确定为输入电压vl和vh的平均值。单元缓冲器ub的输出电压vs可以是将输入到显示面板100中包括的多条数据线290中的至少一条数据线290的灰度电压。除非另有说明，否则如这里使用的术语“单元缓冲器的输入端子”可以指非反相输入端子。

参照图6，根据本公开的示例实施例的译码器230可以包括确定是否向伽玛线传输电压的开关。在如图5所示单元缓冲器ub包括两个伽玛电压输入端子(+)的情况下，用于单元缓冲器ub的输入电压vl和vh的端子可以连接到单元缓冲器ub的两个伽玛电压输入端子(+)，并且每条伽玛线可以连接到两个开关。在一些示例实施例中，译码器230的开关可以被实现为根据来自定时控制器400的控制信号而被选通的传输晶体管(transfertransistor)。

译码器230可以基于激活信号fs_en选择在单元缓冲器ub的转换时段期间将要输入的伽玛电压，并可以接通连接到所选择的伽玛电压的开关。在下文中将参照图7至图8b对此进行描述。

图7是根据本发明构思的示例实施例的用于说明数据驱动电路的操作的定时图。图8a和图8b示出了如何在图7的单元缓冲器的转换时段期间选择伽玛线。

参照图7至图8b，数据驱动电路200可以基于激活信号fs_en选择在单元缓冲器ub的转换时段期间将要电连接到单元缓冲器ub的伽玛线。在一些示例实施例中，激活信号fs_en可以由定时控制器400生成并输出。参照图7，第一目标开关sw_tg1和第二目标开关sw_tg2被限定为连接到被施加用于生成目标电压vtg的目标伽玛电压vg_tg的伽玛线的开关，并且相邻的开关sw_adj被限定为连接到与被施加目标伽玛电压vg_tg的伽玛线相邻的伽玛线的开关。在一些示例实施例中，第一目标开关sw_tg1和第二目标开关sw_tg2可以连接到相同的伽玛线或不同的伽玛线。

伽玛电压可以在从第一时间点t1到第四时间点t4的时段内施加到单元缓冲器ub的输入端子。即，从第一时间点t1到第四时间点t4的时段被限定为单元缓冲器ub的输出电压生成时段。另外，单元缓冲器ub的转换时段被限定为从第一时间点t1到第三时间点t3的时段。单元缓冲器ub的转换时段(t1至t3)可以被限定为从单元缓冲器ub的输出电压vs开始增大的时间点到单元缓冲器ub的输出电压vs达到目标电压vtg的时间点的时段。单元缓冲器ub的输出电压生成时段(t1至t4)可以包括单元缓冲器ub的转换时段(t1至t3)。

用于生成输出电压vs的单元缓冲器ub的操作可以在第一时间点t1开始。即，在第一时间点t1，译码器230可以选择将要连接到单元缓冲器ub的伽玛线，从而向单元缓冲器ub的输入端子施加期望的(或者，预定的)电压。

单元缓冲器ub的转换操作可以在从第一时间点t1到第三时间点t3的时段内执行。即，在第一时间点t1，向单元缓冲器ub的输入端子vl和vh施加期望的(或者，预定的)电压，从而输出电压vs开始增大，并且第三时间点t3被限定为输出电压vs达到目标电压vtg的时间点。

单元缓冲器ub的转换时段可以包括第一时段(t1至t2)和第二时段(t2至t3)。第一时段(t1至t2)被限定为从输出电压vs开始增大的第一时间点t1到单元缓冲器ub的输出电压vs达到期望的(或者，预定义的)参考电压vref的第二时间点t2的时段，并且第二时段(t2至t3)被限定为从单元缓冲器ub的输出电压vs达到参考电压vref的第二时间点t2到单元缓冲器ub的输出电压vs达到目标电压vtg的第三时间点t3的时段。例如，参考电压vref可以被设为高达目标电压vtg的90％。

在第一时段(t1至t2)内，译码器230可以响应于具有逻辑高电平的激活信号fs_en接通第一目标开关sw_tg1和相邻的开关sw_adj，因此，第一目标伽玛电压vg_tg和相邻的伽玛电压vg_adj可以作为输入电压vh和vl被施加到单元缓冲器ub。

在第二时间点t2，激活信号fs_en可以切换至逻辑低电平。第二时间点t2可以是单元缓冲器ub的输出电压vs达到参考电压vref的时间。

在第二时段(t2至t3)内，译码器230可以响应于具有逻辑低电平的激活信号fs_en接通第一目标开关sw_tg1和第二目标开关sw_tg2，因此，第一目标伽玛电压vg_tg和第二目标伽玛电压vg_tg可以作为输入电压vh和vl被施加到单元缓冲器ub。

单元缓冲器ub的输出电压vs在第三时间点t3达到目标电压vtg。然后，单元缓冲器ub可以经由数据线290向显示面板100传输与目标电压vtg一样高的输出电压vs作为灰度电压，显示面板100可以基于灰度电压显示图像。

因为将相邻的伽玛电压vg_adj而不是第二目标伽玛电压vg_tg作为输入电压提供给单元缓冲器ub，所以可以降低第一时段(t1至t2)内的伽玛线电阻，因此，根据本公开的一些示例实施例，可以缩短单元缓冲器ub的转换时段。因为提供相邻的伽玛电压vg_adj(而不是与目标电压vtg对应的伽玛电压)，所以无法实现精确的目标电压vtg。然而，因为输出电压vs在第一时段(t1至t2)内首先升高至接近于目标电压vtg的参考电压vref，然后在第二时段(t2至t3)内通过施加第二目标伽玛电压vg_tg而升高至目标电压vtg，所以可以生成精确的灰度电压，并且可以缩短单元缓冲器ub的转换时段。

图7示出了存在与目标电压vtg对应的两个伽玛电压(例如，第一目标伽玛电压vg_tg和第二目标伽玛电压vg_tg)，但是本发明构思不限于此。在一些示例实施例中，可以经由单条伽玛线施加单个目标伽玛电压，如下面参照图8a和图8b描述的。

参照图8a和图8b，在第一时段(t1至t2)内，译码器230可以接通被施加目标伽玛电压vg_tg和相邻的伽玛电压vg_adj的伽玛线的开关，并可以将目标伽玛电压vg_tg和相邻的伽玛电压vg_adj作为输入电压施加到单元缓冲器ub。之后，在第二时段(t2至t3)内，译码器230可以控制被施加目标伽玛电压vg_tg的伽玛线的开关，使得单元缓冲器ub的两个输入端子能够连接到被施加目标伽玛电压vg_tg的伽玛线。即，在第一时段(t1至t2)内，通过接通第一目标开关sw_tg1和相邻的开关sw_adj，目标伽玛电压vg_tg和相邻的伽玛电压vg_adj可以被施加到单元缓冲器ub的输入端子，在第二时段(t2至t3)，通过接通第一目标开关sw_tg1，目标伽玛电压vg_tg可以被输入到单元缓冲器ub的多个输入端子。

图9示出了根据本发明构思的示例实施例的根据目标伽玛电压的范围而分类的区域。图10示出了在转换时段期间为与图9的“fulldec”区域对应的每个目标伽玛电压选择的伽玛线组，图11示出了在转换时段期间为与图9的“halfdec”区域对应的每个目标伽玛电压选择的伽玛线组。

参照图9，用于选择伽玛线的标准和伽玛线的配置可以根据期望的灰度电压而改变。例如，如果目标伽玛电压vg_tg被限定为与期望的灰度电压对应的伽玛电压，则与范围为从伽玛电压vg0到伽玛电压vg31或从伽玛电压vg224到伽玛电压vg255的目标伽玛电压vg_tg对应的目标灰度电压可以被限定为“fulldec”区域，并且具有包括在“fulldec”区域中的目标伽玛电压vg_tg的所有伽玛线可以被配置为经由译码器230连接到单元缓冲器ub的输入端子。相比之下，与范围为从伽玛电压vg32到伽玛电压vg223的目标伽玛电压vg_tg对应的目标灰度电压可以被限定为“halfdec”区域，并且可以选择性地存在具有包括在“halfdec”区域中的目标伽玛电压vg_tg的伽玛线。例如，在被施加包括在“halfdec”区域中的目标伽玛电压vg_tg的伽玛线中，假设存在被施加偶数编号的伽玛电压vg32、vg34、…、vg220和vg222的伽玛线，但是不存在被施加奇数编号的伽玛电压vg33、vg35、…、vg221和vg223的伽玛线，并且可以应用插值法。

参照图10，在“fulldec”区域中包括目标伽玛电压vg_tg的情况下，在激活信号fs_en具有逻辑高电平时(例如，在第一时段内)选择的伽玛线可以不同于在激活信号fs_en具有逻辑低电平时(例如，在第二时段内)选择的伽玛线。例如，如果目标伽玛电压vg_tg是伽玛电压vg0，则可以选择被施加伽玛电压vg0和vg1的伽玛线，然后可以在第一时段内将伽玛电压vg0和vg1作为输入施加到单元缓冲器ub，而在第二时段内可以仅选择被施加伽玛电压vg0的伽玛线。因此，伽玛电压vg0可以在第一时段和第二时段内输入到单元缓冲器ub的输入端子。相同的方法可以应用于目标伽玛电压vg_tg为伽玛电压vg1、伽玛电压vg254或伽玛电压vg255的情况。

参照图11，在“halfdec”区域中包括目标伽玛电压vg_tg的情况下，在第一时段内选择的伽玛线可以与在第二时段内选择的伽玛线相同或不同。

例如，如果目标伽玛电压vg_tg是伽玛电压vg128或伽玛电压vg130(例如，偶数编号的伽玛电压)，则存在被施加偶数编号的伽玛电压的伽玛线，因此，在第一时段和第二时段内作为输入施加到单元缓冲器ub的伽玛电压可以不同，如上面参照图10描述的。

相比之下，如果目标伽玛电压vg_tg是伽玛电压vg129或伽玛电压vg131(例如，奇数编号的伽玛电压)，则不存在被施加奇数编号的伽玛电压的伽玛线，因此，通过插值法生成灰度电压。即，通过将在第一时段和第二时段内施加的伽玛电压配置为相同，可以防止在存在用于生成灰度电压的多个目标伽玛电压vg_tg并且将要经由单条伽玛线施加所述多个目标伽玛电压vg_tg时可能出现的问题(例如，伽玛线电阻的增大)。

图12示出了根据本发明构思的示例实施例的包括能够接收四个输入电压的缓冲电路的数据驱动电路，图13a至图13c示出了在图12的单元缓冲器的转换时段期间选择的伽玛线。

参照图12至图13c，单元缓冲器ub'可以被配置为包括三个或更多个非反相输入端子。如图12所示，单元缓冲器ub'可以包括被配置为分别接收四个输入电压v1、v2、v3和v4的四个非反相输入端子。在这种情况下，相邻的伽玛电压vg_adj在单元缓冲器ub'的转换时段的第一时段内可以改变。例如，如图13a所示，译码器230可以在第一时段内选择与被施加目标伽玛电压vg_tg的伽玛线的数量一样多的被施加相邻的伽玛电压vg_adj的伽玛线，并可以将所选择的伽玛线连接到单元缓冲器ub'的输入端子。在另一示例中，如图13b所示，译码器230可以选择与被施加目标伽玛电压vg_tg的伽玛线的数量不同数量的被施加相邻的伽玛电压vg_adj的伽玛线，并可以将所选择的伽玛线连接到单元缓冲器ub'的输入端子。在又一示例中，如图13c所示，译码器230可以在第一时段内选择多条相邻的伽玛线。即，译码器230可以选择被施加目标伽玛电压vg_tg、第一相邻伽玛电压vg_adj1和第二相邻伽玛电压vg_adj2的伽玛线，然后可以将所选择的伽玛线连接到单元缓冲器ub'的输入端子。在这种情况下，选择的伽玛线的数量不受特别限制，而是可以改变的。

图14示出了根据本发明构思的示例实施例的被配置为接收基于输入时钟信号生成的激活信号fs_en的数据驱动电路。图15是示出了图14的数据驱动电路的操作的定时图。

参照图14和图15，数据驱动电路200可以接收触发单元缓冲器ub产生输出电压vs的触发信号clk_input、限定第一时段和第二时段的激活信号fs_en以及图像数据dq，可以基于触发信号clk_input、激活信号fs_en和图像数据dq选择伽玛线，并可以将所选择的伽玛线连接到单元缓冲器ub的输入端子。

在一些示例实施例中，触发信号clk_input可以是引发单元缓冲器ub产生输出电压vs的信号，并且译码器230可以响应于触发信号clk_input的上升沿来开始伽玛线的选择。在一些示例实施例中，可以基于触发信号clk_input控制激活信号fs_en。即，激活信号fs_en可以响应于触发信号clk_input的上升沿切换至逻辑高电平，然后可以在期望的(或者，预定义的)时长内保持逻辑高电平。数据驱动电路200根据激活信号fs_en的随后操作可以与上面参照图7描述的操作基本上相同。

图16示出了根据本发明构思的示例实施例的包括输出控制电路的数据驱动电路，图17是示出了图16的数据驱动电路的操作的定时图。

参照图16和图17，数据驱动电路200还可以包括输出控制电路“othz”250。在一些示例实施例中，输出控制电路250可以连接到单元缓冲器ub的输出端子，并可以包括将单元缓冲器ub的输出电压vs输出到显示面板100的开关。即，输出控制电路250可以根据输出激活信号othz_en确定是接通还是断开开关。例如，在输出激活信号othz_en具有逻辑低电平的时段内，可以接通开关，使得输出电压vs可以输出到显示面板100，而在输出激活信号othz_en具有逻辑高电平的时段内，可以关断或断开开关，使得输出电压vs不会输出到显示面板100。

在一些示例实施例中，激活信号fs_en可以在输出激活信号othz_en具有逻辑高电平的时段内被激活。在这种情况下，输出电压vs可以在输出控制电路250的开关断开(在激活信号fs_en被激活)的时段内(例如，在从第一时间点t1到第二时间点t2的时段内)保持在其初始电平，并且在输出控制电路250的开关接通的第二时间点t2之后，可以产生转换时段。在这种情况下，在从第一时间点t1到第二时间点t2的时段内将第一目标伽玛电压vg_tg和相邻的伽玛电压vg_adj输入到单元缓冲器ub的过程中产生的噪声未被反映出，并且输出电压vs在单元缓冲器ub的输入电压升高至期望的(或者，预定的)电平之后开始增大。因此，可以缩短转换时段(例如，从第二时间点t2到输出电压vs达到目标电压vtg的时间点ta的时段)。与根据图7的实施例在输出电压vs增大并达到目标电压vtg的转换时段的长度(例如，如图17所示的第一转换时段持续时间δt1)相比，根据图17的示例实施例在输出电压vs根据输出激活信号othz_en在第二时间点t2之后开始增大并达到目标电压vtg时的转换时段的长度(例如，第二转换时段持续时间δt2)可以进一步缩短。

图18示出了根据本发明构思的示例实施例的包括转换检测电路的数据驱动电路。图19是示出了图18的数据驱动电路的操作的定时图。

参照图18和图19，根据本发明构思的一些示例实施例，数据驱动电路200还可以包括转换检测电路270。转换检测电路可以追踪缓冲电路240的输出电压。例如，转换检测电路270可以追踪由单元缓冲器ub执行的转换操作，并可以基于追踪的结果输出检测信号det。在一些示例实施例中，检测信号det可以包括与单元缓冲器ub的输出电压vs达到参考电压vref的时间有关的信息。例如，如图19所示，检测信号det可以在单元缓冲器ub的转换操作开始时(例如，当单元缓冲器ub的输出电压vs开始增大时)切换至逻辑高电平，然后可以在输出电压vs达到参考电压vref时切换至逻辑低电平。即，可以根据检测信号det执行根据图7的激活信号fs_en执行的上述操作。换言之，根据图19的检测信号det的数据驱动电路200的操作可以与根据图7的激活信号fs_en的数据驱动电路200的操作相同或基本上相同。

尽管已经参照本发明构思的一些示例实施例具体地示出并描述了本发明构思，但是本领域普通技术人员将理解，在不脱离如由所附权利要求限定的本发明构思的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。因此，上面描述的示例实施例应仅在描述性意义上考虑，而不是出于限制的目的。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除