数据驱动器以及显示装置的制作方法

本发明涉及数据驱动器以及显示装置。

背景技术：

作为液晶显示装置或有机el(electroluminescence：电致发光)等显示器件的驱动方式，采用有源矩阵驱动方式。在有源矩阵驱动方式的显示装置中，显示面板由将像素部和像素开关配置成矩阵状的半导体基板构成。通过栅极信号来控制像素开关的接通断开，当像素开关接通时向像素部供给与影像数据信号对应的灰度电压信号，从而控制各像素部的亮度，由此进行显示。栅极信号通过栅极驱动器供给到栅极线，数据信号的供给通过数据驱动器经由数据线来进行。

作为在tv、监视器中使用的显示装置，对4k面板(像素列：3840×rgb、像素行：2160)、8k面板(4k面板的像素列2倍、像素行2倍)等高分辨率且大画面的显示装置的需求提高。例如，4k面板的标准尺寸为对角65英寸，8k面板的标准尺寸为对角80英寸。伴随着这样的显示面板的大画面化和高分辨率化、即伴随着影像数据量的增大，从栅极驱动器输出的栅极信号的选择期间(栅极信号的脉冲宽度)变短。另一方面，数据驱动器需要驱动的显示面板的数据线的负载容量增加，由数据驱动器驱动的每1像素的驱动期间(向数据线供给灰度电压信号的数据期间)也与栅极信号的选择期间对应地变短。另外，从显示控制器向各数据驱动器供给的影像数据信号的传送路径的距离也增大。

若数据线的负载容量变大且驱动期间(数据期间)变短，则就从数据驱动器供给的灰度电压信号而言，在多个数据线上的位置中的、在与数据驱动器之间的1个方向(例如，纵向)的距离相对近的数据线上的位置(以下，称为数据线近端)，信号波形的上升几乎没有钝化。另一方面，灰度电压信号的钝化朝向多个数据线上的位置中的、与数据驱动器之间的1个方向(例如，纵向)的距离相对远的数据线上的位置(以下，称为数据线远端)增大，其结果像素电极的充电率降低。因此，在数据线方向的像素列中，产生相对于同一灰度的亮度差，产生亮度不均等画质劣化。

为了消除像素电极的充电率的降低，提出了对栅极信号的脉冲宽度或灰度电压信号的驱动期间(数据期间)进行调制来将像素充电率平均化的显示装置(例如，专利文献1)。在该显示装置中，控制电路向数据驱动器供给对应于与数据驱动器相距的距离而对驱动期间(数据期间)进行调制的影像数据信号。另外，控制电路向栅极驱动器供给与驱动期间(数据期间)的调制对应地对栅极信号的脉冲宽度进行调制的栅极信号。

专利文献1：日本特开2003-122309号公报

在大画面的显示装置中，控制电路(例如，显示控制器)与各驱动器间的距离较长，因此有些情况下与从控制电路向各驱动器的传送路径的数量对应地将影像数据信号作为高速串行信号来发送。如专利文献1那样，在由控制电路向各驱动器发送调制信号的情况下，在进行1画面量的数据重写的1帧期间内，为了增大数据线远端的1个数据期间，需要缩短数据线近端的1个数据期间。例如，为了将数据线近端的1个数据期间缩短到2分之1，必须使影像数据信号的传送频率增加到2倍。在影像数据信号的传送频率的增加率较大的情况下，为了使传送路径的部件对应于较高的频率而提高性能、即变更为高价的部件，系统整体的成本上升。另外，控制电路本身也会产生与频率的增加对应的电路结构的变更。4k面板或8k面板的影像数据信号的传送频率已经是千兆hz级的较高的频率，不容易进一步提高影像数据信号的传送频率。

因此，为了抑制控制电路与各驱动器之间的传送频率的增加，考虑从控制电路朝向数据驱动器以恒定周期发送串行化的影像数据信号vds，以在数据驱动器侧增大数据线远端的1个数据期间并且缩短数据线近端的1个数据期间的方式进行数据定时的调制。但是，在这样在数据驱动器中进行数据定时的调制的情况下，将从控制电路供给的数据写入到数据驱动器的内部的存储器时的1帧的写入期间的长度与基于调制后的数据定时来读取来自存储器的数据时的1帧的读取期间的长度产生差异，因此存在有可能无法进行顺利的数据的写入和读取的问题。

技术实现要素：

本发明是鉴于上述问题点而完成的，其目的在于，提供一种数据驱动器，在不增加将影像数据信号从显示控制器向数据驱动器传送时的传送频率的情况下，就能够抑制因灰度电压信号的供给时的像素充电率的降低而引起的画质的劣化，并且能够顺利地进行数据相对于数据驱动器内的存储器的写入和读取。

本发明的数据驱动器与显示面板连接，该显示面板具有多个数据线和多个栅极线、以及分别设置在上述多个数据线和上述多个栅极线的交叉部的像素部，该数据驱动器被供给由与上述多个栅极线中的各栅极线对应的多个影像数据的系列构成的影像数据信号，并将与该影像数据信号对应的灰度电压信号供给到上述多个数据线，其特征在于，具有：调制数据信号生成部，其基于上述影像数据信号，生成调制数据信号，该调制数据信号发生变化，以便表示上述灰度电压信号对上述像素部中的各像素部的写入期间的数据期间的长度成为与从上述数据驱动器到上述像素部中的各个像素部为止的距离对应的长度；定时控制部，其在与上述影像数据信号的数据期间对应的定时将上述影像数据信号写入到存储器，在与基于上述影像数据信号的数据期间的长度的平均值与上述调制数据信号的数据期间的长度的平均值的差分来对上述调制数据信号的数据期间进行校正得到的期间对应的定时，从上述存储器读取上述影像数据信号；以及输出部，其将从上述存储器读取的上述影像数据信号变换为上述灰度电压信号来向上述数据线输出。

本发明的显示装置具备：显示面板，其具有多个数据线和多个栅极线、以及设置在上述多个数据线和多个栅极线的各交叉部的像素开关和像素部；显示控制器，其针对上述多个数据线中的规定数量的数据线中的每个数据线以恒定周期生成串行化的影像数据信号；栅极驱动器，其在与基于上述影像数据信号的1画面的改写时间对应的1帧期间内，将栅极信号以上述1帧期间内的规定顺序供给到上述多个栅极线，该栅极信号具有与将上述像素开关控制为接通的选择期间对应且与周期变化的栅极定时信号的周期对应的脉冲宽度；以及多个数据驱动器，其针对上述规定数量的数据线中的每个数据线被设置，从上述显示控制器接受串行化的上述影像数据信号的供给，生成在上述1帧期间内数据期间变化的调制数据信号，基于上述调制数据信号，将与对串行化的上述影像数据信号进行并行变换得到的各影像数据对应的灰度电压信号，在上述调制数据信号的各数据期间向上述规定数量的数据线分别供给，上述多个数据驱动器中的各数据驱动器具有：存储器，其暂时存储从上述显示控制器供给的上述影像数据信号；调制数据信号生成部，其基于上述影像数据信号，生成调制数据信号，该调制数据信号发生变化，以便表示上述灰度电压信号对上述像素部中的各个像素部的写入的数据期间的长度成为与从上述数据驱动器到上述像素部中的各个像素部为止的距离对应的长度；定时控制部，其在与上述影像数据信号的数据期间对应的定时将上述影像数据信号写入到上述存储器，在与基于上述影像数据信号的数据期间的长度的平均值与上述调制数据信号的数据期间的长度的平均值的差分来对所述调制数据信号的数据期间进行校正得到的期间对应的定时，从上述存储器读取上述影像数据信号；以及输出部，其将从上述存储器读取的上述影像数据信号变换为上述灰度电压信号来向上述数据线输出。

根据本发明的显示装置，能够抑制传送频率的增加和画质的劣化，并且顺利地进行数据对数据驱动器内部的存储器的写入和读取。

附图说明

图1是示出实施例1的显示装置的结构的框图。

图2是示出多个数据驱动器中的特定驱动器的主要块的结构的框图。

图3是示意性示出设定信息存储部所存储的调制曲线的图。

图4是定时发生器的功能块的结构的框图。

图5是示意性示出定时发生器对读取地址信号的调整的图。

图6a是示出与数据线dlx对应的影像数据信号和影像数据向存储器写入的写入定时的时序图。

图6b是示出读取时钟信号和锁存时钟信号的时钟定时、第2栅极定时信号的时序图。

图7是示出向各栅极线供给的栅极信号、以及向数据线dlx供给的灰度电压信号vdx的1帧期间的信号波形的图。

图8是示出1个数据期间和从数据驱动器分别分开的各栅极线的位置的对应关系的图。

图9是示出将存储器设置于驱动器ic的外部的变形例中的特定驱动器的主要块的结构的框图。

附图标记的说明

100…显示装置；11…显示面板；12…显示控制器；13a、13b…栅极驱动器；14-1～14-p…数据驱动器；15…设定存储装置；20…接收器；21…像素控制部；2122…设定信息存储部；23…pll；24…定时发生器；25…存储器；26…锁存&电平转换；27…dac；28…放大器；29…缓冲器；31…读取1h期间取得部；32…调制曲线平均计算部；33…写入1h期间平均计算部；34…写入地址生成部；35…差分计算部；36…校正部；37…读取地址生成部；40…定时控制部；41…解码器；42…编码器；43…存储器。

具体实施方式

以下对本发明的优选的实施例进行详细说明。此外，在以下的实施例的说明和附图中，实质上对相同或者等价的部分标注相同的参照附图标记。

图1是示出本实施例的显示装置100的结构的框图。显示装置100是例如有源矩阵驱动方式的液晶显示装置，包含显示面板11、显示控制器12、栅极驱动器13a和13b、以及数据驱动器14-1～14-p。

显示面板11由将多个像素部p11～pnm和像素开关m11～mnm(n、m为2以上的自然数)配置成矩阵状的半导体基板构成。显示面板11具有：n个栅极线gl1～gln、以及配设为与其交叉的m个数据线dl1～dlm。此外，在以下的说明中，有些情况下将n个栅极线gl1～gln中的任意一个栅极线记载为栅极线glk，将m个数据线dl1～dlm中的任意一个数据线记载为数据线dlx。像素部p11～pnm和像素开关m11～mnm设置于栅极线gl1～gln和数据线dl1～dlm的交叉部。

像素开关m11～mnm与从栅极驱动器13供给的栅极信号vg1～vgn对应地被控制为接通或者断开。

像素部p11～pnm从数据驱动器14-1～14-p接受与影像数据对应的灰度电压信号vd1～vdm的供给。在像素开关m11～mnm分别接通时，将灰度电压信号vd1～vdm向像素部p11～pnm的各像素电极供给，对各像素电极进行充电。与像素部p11～pnm的各像素电极的灰度电压信号vd1～vdm对应地控制像素部p11～pnm的亮度，由此进行显示。此外，在以下的说明中，有些情况下将灰度电压信号vd1～vdm中的任意一个灰度电压信号记载为vdx。

在显示装置100为液晶显示装置的情况下，像素部p11～pnm中的各像素部包含：经由像素开关与数据线连接的透明电极、以及在与半导体基板对置地设置且在面整体形成有一个透明的电极的对置基板之间封入的液晶。针对显示装置内部的背光，液晶的透过率对应于供给到像素部p11～pnm的灰度电压信号vd1～vdm与对置基板电压的电位差而发生变化，由此进行显示。

显示控制器12生成时钟脉冲的周期(以下，称为时钟周期)恒定的时钟信号clk。而且，显示控制器12与时钟信号clk的时钟定时对应地，将影像数据信号vds供给到数据驱动器14-1～14-p。影像数据信号vds构成为针对规定数量的数据线中的每个数据线与传送路径的数量对应地被串行化的影像数据。

另外，显示控制器12将包含各种设定的控制信号cs添加到影像数据信号vds。时钟信号clk例如以嵌入时钟方式形成，将影像数据信号vds、控制信号cs、时钟信号clk作为一体化的串行信号来向各数据驱动器14-1～14-p供给，从而进行各影像数据vd的显示控制。

另外，显示控制器12对数据驱动器14-1～14-p中的、设置在与栅极驱动器13a和13b接近的位置的两端的数据驱动器14-1和14-p，供给栅极定时信号gs1。栅极定时信号gs1为恒定周期的定时信号。

栅极驱动器13a和13b从数据驱动器14-1和14-p接受具有调制周期的栅极定时信号gs2的供给，并向栅极线gl1～gln供给根据该栅极定时信号gs2对栅极信号的脉冲宽度亦即栅极信号的选择期间进行调制后的栅极信号vg1～vgn。通过栅极信号vg1～vgn的供给，针对每个像素行选择像素部p11～pnm。而且，通过从数据驱动器14-1～14-p向所选择的像素部供给数据信号vd1～vdm，进行数据信号vd1～vdm向像素电极的写入。

针对划分数据线dl1～dlm得到的规定数量的数据线中的每个数据线设置数据驱动器14-1～14-p。例如，在每一个数据驱动器具有960个输出，显示面板在每1个像素列具备1个数据线的情况下，4k面板的数据线由12个数据驱动器驱动，8k面板的数据线由24个数据驱动器驱动。数据驱动器14-1～14-p从显示控制器12通过分别分开的传送路径接受将控制信号cs、时钟信号clk和影像数据信号vds一体化的串行信号的供给。在显示控制器12与各数据驱动器间的传送路径为1对(2个)的情况下，在1个数据期间，将数据驱动器的输出数量的影像数据vd和控制信号cs作为串行化的差动信号来进行供给。

数据驱动器14-1～14-p生成将分别串行化的影像数据信号vds并行展开得到的影像数据vd，并生成在与1个画面的改写时间对应的1帧期间内周期变化的调制数据信号。例如，调制数据信号的周期在1帧期间内阶段性地变化。基于该调制数据信号的数据定时(数据期间)，经由数据线dl1～dlm向像素部p11～pnm供给与影像数据vd的各自对应的灰度电压信号vd1～vdm。上述调制数据信号被设定为，与从各数据驱动器到作为写入对象的像素部为止的数据线上的距离对应地成为不同的定时(数据期间)。具体而言，在1帧期间内，向接近数据驱动器的数据线近端的像素部供给灰度电压信号的1个数据期间被设定得短，向远离数据驱动器的数据线远端的像素部供给灰度电压信号的1个数据期间被设定得长。

这里，在本说明书中，数据线近端的像素部是指，设置在栅极线和数据线的交叉部的像素部中的、相当于在多个数据线上的位置中的与数据驱动器之间的1个方向(在图1的例子中为纵向)的距离相对近的数据线上的位置设置的像素部。

另外，数据线远端的像素部是指，设置在栅极线和数据线的交叉部的像素部中的、相当于在多个数据线上的位置中的与数据驱动器之间的1个方向(在图1的例子中为纵向)的距离相对远的数据线上的位置设置的像素部。

另外，数据驱动器14-1～14-p中的位于左端部的数据驱动器14-1经由信号线与栅极驱动器13a连接。另外，位于右端部的数据驱动器14-p经由信号线与栅极驱动器13b连接。数据驱动器14-1和14-p从显示控制器12接收恒定周期的栅极定时信号gs1的供给，并基于栅极定时信号gs1来生成具有与调制数据信号的数据定时对应的周期(定时和脉冲间隔)的栅极定时信号gs2，并向栅极驱动器13a和13b分别供给。上述栅极定时信号gs2被设定为，栅极驱动器13a和13b向各栅极线供给的栅极信号的选择定时根据与数据驱动器14-1和14-p相距的数据线上的距离来成为不同的定时。具体而言，在1帧期间内，向接近数据驱动器的数据线近端的像素部的栅极信号的选择期间被设定得短，向远离数据驱动器的数据线远端的像素部的栅极信号的选择期间被设定得长。上述调制数据信号与上述栅极定时信号gs2各自的调制周期并没有独立地设定，而是进行相互保持相关性的定时设定。在以下的说明中，也将数据驱动器14-1和14-p通称为特定驱动器。

此外，在图1中，也可以例如从特定驱动器14-1和14-p向特定驱动器以外的数据驱动器供给用于数据驱动器14-1～14-p间的定时调整的控制信号(未图示)。

另外，在图1中，也可以采用如下的结构：将从显示控制器12供给的栅极定时信号gs1替换为栅极定时信号gs1的设定信息，将该设定信息与影像数据信号vds、控制信号cs、时钟信号clk一同作为一体化的串行信号，向数据驱动器14-1～14-p中的至少特定数据驱动器14-1和14-p传送。

另外，在图1中，也可以是：特定驱动器14-1和14-p所生成的栅极定时信号gs2由多个栅极定时信号组构成，分别向栅极驱动器13a和13b供给。而且，栅极驱动器13a和13b也可以构成为：通过被供给的多个栅极定时信号组的定时合成，来生成向各栅极线供给的栅极信号的选择定时。

另外，在图1中，显示控制器12通过输出包含影像数据信号vds的规定周期的串行信号和规定周期的栅极定时信号gs1的结构，能够沿用进行规定周期的信号供给的现有的显示控制器。在图1的显示装置中，在数据驱动器14-1～14-p的各个数据驱动器中采用进行数据线输出信号(灰度电压信号)的脉冲宽度(数据期间)的调制的结构，在特定驱动器14-1、14-p中采用进行数据线输出信号(灰度电压信号)的脉冲宽度(数据期间)的调制和栅极信号的脉冲宽度(选择期间)的调制的结构。

在图1的结构中，在显示面板11与栅极驱动器13a和13b的距离较近的特定驱动器14-1和14-p中，生成保持规定定时相关性的调制数据信号和栅极定时信号gs2，因此信号传送路径对于向显示面板11的栅极线和数据线供给的栅极信号和数据线输出信号(灰度电压信号)的影响所产生的定时偏移不容易产生，能够实现高品质显示。

图2是示出在构成作为特定驱动器的数据驱动器14-1和14-p的驱动器ic14a中，关于与从规定数量的输出端分别输出的影像数据vd对应的灰度电压信号vd的输出定时(数据期间)以及基于栅极定时信号gs2的栅极信号的输出定时、脉冲宽度的控制的主要块的结构的框图。

驱动器ic14a包含接收器20、像素控制部21、设定信息存储部22、pll(phaselockedloop：锁相环)23、定时发生器24、存储器25、锁存&电平转换电路26、dac(digitaltoanalogconverter：数模转换器)27、放大器28和缓冲器29。pll23、定时发生器24和存储器25构成定时控制部30。从显示控制器12输出的串行信号(控制信号cs、影像数据信号vds、时钟信号clk)和栅极定时信号gs1被输入至驱动器ic14a。

接收器20是接收从显示控制器12输出的高速串行信号(控制信号cs、影像数据信号vds和时钟信号clk)的接收装置。高速串行传送来的控制信号cs、影像数据信号vds和时钟信号clk经由接收器20在像素控制部21中被并行展开，按照单独信号被分离。

像素控制部21从嵌入时钟信号clk中提取恒定频率的时钟信号clka，并向pll23和定时发生器24供给。另外，像素控制部21从串行化的控制信号cs提取控制信号csa，并向设定信息存储部22供给。控制信号csa包含pll23和定时发生器24的设定信息。另外，像素控制部21将作为串行数据供给的影像数据信号vds变换为作为并行数据的影像数据vd，并向定时发生器24供给。

设定信息存储部22存储用于控制pll23和定时发生器24的动作的设定信息。此外，设定信息存储部22所存储的设定值能够与来自外部的调整对应地适当变更。设定信息存储部22例如存储有用于从恒定频率的时钟信号clka生成频率周期性地变化的调制时钟信号m-clk的调制曲线。

图3是示意性示出设定信息存储部22所存储的调制曲线的图。在本实施例的显示装置100中，进行数据定时的调制，以便向与数据驱动器14-1～14-p相距的距离较远的位置的像素供给的影像数据vd的数据期间变长，且向与数据驱动器14-1～14-p相距的距离较近的位置的像素供给的影像数据vd的数据期间变短。因此，若例如栅极线的个数n＝4320，则调制曲线的波形成为这样的波形，即：向与数据驱动器14-1～14-p相距的距离最远的栅极线gl4320周边的栅极线供给的数据的数据期间较长，随着从数据驱动器14-1～14-p到栅极线的距离变近而数据期间变短。

再次参照图2，pll23基于存储于设定信息存储部22的调制曲线来对时钟信号clka进行频率调制，从而生成调制时钟信号m-clk。pll23将所生成的调制时钟信号m-clk向定时发生器24供给。

定时发生器24从pll23接收调制时钟信号m-clk。定时发生器24基于调制时钟信号m-clk，来生成在1帧期间内周期变化的调制数据信号。定时发生器24基于所生成的调制数据信号的数据定时(数据期间)，来生成表示用于从存储器25读取数据的定时的读取时钟信号。另外，定时发生器24基于调制数据信号的数据定时来生成锁存时钟信号l-clk，并向锁存&电平转换电路26供给。

另外，定时发生器24基于从像素控制部21供给的影像数据vd和恒定频率的时钟信号clka，向存储器25供给指示将数据向存储器25写入的写入地址信号was。写入地址信号was包含每个栅极线的影像数据vd、表示数据写入的定时的写入时钟的信息。

另外，定时发生器24接收栅极定时信号gs1，基于栅极定时信号gs1来生成并输出具有与调制数据信号的数据定时对应的周期(定时和脉冲间隔)的栅极定时信号ts。栅极定时信号ts由缓冲器29放大，并作为栅极定时信号gs2从驱动器ic14a输出。

存储器25是具有存储1帧的影像数据vd的存储区域的1帧存储器。与从定时发生器24向存储器25的写入地址信号was的供给对应地，进行影像数据vd的向存储器25的写入。另外，与读取从定时发生器24向存储器25的读取地址信号ras的供给对应地，进行影像数据vd的从存储器25的读取。从存储器25读取的影像数据vd作为读取数据r-data来向锁存&电平转换电路26供给。

此外，在本实施例中，针对同一影像数据vd，向存储器25写入时的1水平同步期间(以下，称为写入1h期间)与从存储器25读取时的1个水平扫描期间(以下，称为读取1h期间)不同。这里，在数据写入的1帧期间的长度与数据读取的1帧期间的长度不同的情况下，无法顺利地进行数据的写入和读取，有可能发生存储器的故障。因此，本实施例的定时发生器24为了缩小向存储器25的数据写入的1帧的期间与从存储器25的数据读取的1帧的期间之差，进行读取地址信号ras的校正。对此，参照图3～图5而进行说明。

图4是示出定时发生器24的功能块的结构的框图。定时发生器24包含读取1h期间取得部31、调制曲线平均计算部32、写入1h期间平均计算部33、写入地址生成部34、差分计算部35、校正部36和读取地址生成部37。

读取1h期间取得部31基于从pll23供给的调制时钟信号m-clk，来取得与从存储器25的影像数据vd的读取对应的水平同步信号的1个水平扫描期间(即，读取1h期间)。该读取1h期间是与调制数据信号的各个数据期间对应的期间。

调制曲线平均计算部32基于存储于设定信息存储部22的调制曲线，来计算该调制曲线所示的逐条线的数据期间的长度的平均值。

写入1h期间平均计算部33基于从像素控制部21供给的影像数据vd来进行写入1h期间的取样，并计算写入1h期间的平均值。

写入地址生成部34基于从像素控制部21供给的影像数据vd和从pll23供给的调制时钟信号m-clk来生成写入地址信号was。

差分计算部35对调制曲线平均计算部32所计算出的数据期间的长度的平均值与写入1h期间平均计算部33所计算出的写入1h期间的平均值的差分进行计算。

校正部36基于差分计算部35所计算出的差分，来对读取1h期间取得部31所生成的读取1h期间进行校正，并向读取地址生成部37供给校正结果。

读取地址生成部37基于校正部36所校正的读取1h期间来生成读取地址信号ras。

从写入地址生成部34向存储器25供给写入地址信号was。由此，写入地址信号was所示的每个写入1h期间的影像数据vd被依次写入存储器25。另外，从读取地址生成部37向存储器25供给读取地址信号ras。由此，从存储器25读取地址信号ras所示的每个读取1h期间的影像数据vd。

定时发生器24通过上述各部分的动作来进行读取地址信号ras的水平扫描期间的校正，以缩小数据写入的1帧期间的长度与数据读取的1帧期间的长度之差。

图5是示意性示出定时发生器24对读取地址信号ras的调整的图。这里，设为栅极线gl的数量n＝4320，使用与各个供给对象对应的栅极线gl的编号(即，从与数据驱动器14-1～14-p相距的距离近的栅极线开始依次为1、2、···，4320)来表示每个水平扫描期间的影像数据。

例如，写入地址信号was中包含的写入1h期间恒定(例如，1.70μs)，1帧的写入1h期间的长度为图5的上段所示的长度l1。

与此相对，关于校正前的读取1h期间，在与远离数据驱动器14-1～14-p的栅极线对应的期间较长，随着从数据驱动器14-1～14-p到栅极线的距离变近而变短。例如，与数据驱动器14-1～14-p相距的距离较远的栅极线即gl4320和gl4319所对应的读取1h期间为2.07μs，与数据驱动器14-1～14-p相距的距离为中程度的栅极线即gl878、gl877和g876所对应的读取1h期间为1.65μs，与数据驱动器14-1～14-p相距的距离较近的栅极线即gl6～gl1所对应的读取1h期间为1.1μs。将它们合计得到的1帧的读取1h期间的长度为图5的中段所示的长度l2。

如上所述，定时发生器24对写入1h期间的平均值(即，1.70μs)与各个读取1h期间的长度的差分进行计算，基于计算出的差分来对读取1h期间的长度进行校正。例如，将从校正前的读取1h期间的长度减去0.15μs得到的长度设为校正后的读取1h期间的长度。与数据驱动器14-1～14-p相距的距离较远的栅极线即gl4320和gl4319所对应的读取1h期间为1.92μs，与数据驱动器14-1～14-p相距的距离为中程度的栅极线即gl878、gl877和g876所对应的读取1h期间为1.5μs，与数据驱动器14-1～14-p相距的距离较近的栅极线即gl6～gl1所对应的读取1h期间为0.95μs。其结果为，如图5的下段所示，1帧的总的读取1h期间的长度为与1帧的写入1h期间的长度l1相同的长度。

由此，1帧的写入期间的长度与读取期间的长度之差缩小，由于各个期间的长度一致，因此能够使用数据驱动器内的存储器来顺利地进行数据的写入和读取。

再次参照图2，锁存&电平转换电路26与决定灰度电压信号的从驱动器ic14a的输出定时的锁存时钟信号l-clk对应地，对影像数据r-data进行锁存，将电平转换成与输出电源电压对应的高电压位信号(2值的高电压数字信号)，并输出高电压位信号hbs。

dac27接受高电压位信号hbs的输入，选择(数模变换)与高电压位信号hbs对应的灰度电平电压作为模拟的灰度电压信号来向放大器28供给。

放大器28放大dac27所选择的灰度电压信号来向数据线输出。此外，在图2中，存储器25、锁存&电平转换电路26、dac27、放大器28的各块构成为与驱动器ic14a的输出数对应的电路组。

此外，对设置在驱动器ic14a的内部的设定信息存储部22存储包含调制曲线的设定信息的例子进行了说明，但也可以与之不同地采用从数据驱动器的外部适当地供给各种设定信息的结构。例如，也可以在驱动器ic14a的外部设置由eeprom(electricallyerasableprogrammableread-onlymemory：电可擦可编程只读存储器)等构成的设定存储装置，并存储对栅极定时信号gs2的脉冲宽度的调制和灰度电压信号vd的数据期间的调制的设定进行变更的变更设定信息。

另外，将图2作为特定驱动器14-1和14-p的结构进行了说明，但特定驱动器14-1、14-p以外的数据驱动器也可以采用与图2相同的结构。在该情况下，特定驱动器以外的数据驱动器采用不被输入栅极定时信号gs1、不输出栅极定时信号gs2的设定。例如，在图2的结构的数据驱动器中，也可以具备如下的设定：基于从显示控制器12发送的控制信号csa或者来自外部的设定信息，来停止对定时发生器24内的栅极定时进行调整的电路(未图示)和缓冲器电路29的动作。由此，驱动器ic14a能够通过所供给的设定信息来切换特定驱动器和其他的数据驱动器，能够提高数据驱动器的通用性。

另外，在从特定驱动器14-1和14-p向特定驱动器以外的数据驱动器供给定时调整的控制信号的情况下，特定驱动器14-1和14-p也可以采用从缓冲器29输出该控制信号的结构。接收控制信号的特定驱动器以外的数据驱动器也可以采用取代栅极定时信号gs1而接收控制信号的结构。

图6a示出与数据驱动器14-1～14-p中的一个数据驱动器14的向数据线dlx的输出对应的影像数据vd和内部信号的1帧期间的时序图。图6a的上段表示串行化的影像数据信号vds中的与栅极线gln和数据线dlx对应的影像数据vd。图6a的中段示出将串行化的影像数据信号vds并行展开的各影像数据vd的数据期间。按照栅极线gln、gl(n-1)、···，gl1的顺序(即，从远离数据驱动器的一侧朝向接近的一侧的顺序)，依次传送与各栅极线的选择期间对应的影像数据vd。图6a的下段示出对将并行展开后的影像数据vd写入存储器25的定时进行控制的写入时钟信号w-clk。此外，在以下的说明中，将数据驱动器14-1～14-p中的一个简称为数据驱动器14。

如图6a的上段所示，各影像数据vd由包含开始脉冲或配置数据等的开销oh、与数据驱动器14的输出数对应的实数据即rgb数据、伪数据dd构成。影像数据信号vds是将与数据驱动器14的输出数对应的多个影像数据vd串行化而成的。例如，在通过1对(2个)传送路径的差分信号来传送影像数据信号vds的情况下，影像数据信号vds在图6a的中段所示的1个数据期间包含数据驱动器14的输出数目的影像数据vd而构成，影像数据信号vds的周期为1个数据期间的输出数之1。因此，嵌入到影像数据信号vds中的时钟信号clk也成为非常高的频率。

如图6a的中段所示，在影像数据信号vds的开头和末尾设置有空白期间(表示为v-blank、blank)。在空白期间中，加入包含各种设定信息的控制信号cs，作为与影像数据信号vds一体化的一系列的串行信号，从显示控制器12向数据驱动器14供给。

定时发生器24基于包含周期恒定的写入时钟信号w-clk的写入地址信号was，将与数据驱动器14的输出数对应地并行展开的各影像数据vd依次写入存储器25。

图6b与图6a同样地，示出与数据驱动器14-1～14-p中的一个数据驱动器14的向数据线dlx的输出对应的影像数据vd和内部信号的1帧期间的时序图。这里，示出各影像数据vd的数据期间、控制从存储器25读取影像数据vd的定时的读取时钟信号r-clk、以及锁存时钟信号l-clk的时钟定时。另外，在图6b中，还一并示出基于锁存时钟信号l-clk来从数据驱动器14输出的灰度电压信号vdx、表示向各栅极线依次输出的栅极信号的各定时的栅极clk。

如图6b所示，从存储器25读取的各影像数据vd基于读取时钟信号r-clk来按照与向存储器25的写入顺序相同的顺序读取。即，按照栅极线gln、gl(n-1)、···、gl1的顺序(从远离数据驱动器14的一侧朝向接近的一侧的顺序)，从存储器25依次读取与各栅极线的选择期间对应的影像数据vd。这里，在读取时钟信号r-clk中，对时钟定时进行调制，以使写入到远离数据驱动器14的像素行的影像数据vd的数据期间比写入时钟信号w-clk的数据期间长，并使写入到接近数据驱动器14的像素行的影像数据vd的数据期间比写入时钟信号w-clk的数据期间短。此外，如上所述，通过定时发生器24所执行的读取地址信号ras的水平扫描期间的校正处理来进行调整以使1帧的数据写入的数据期间与数据读取的数据期间一致。

决定从数据驱动器14向数据线输出的定时(1个数据期间)的锁存时钟信号l-clk例如为使读取时钟信号r-clk延迟1个数据期间的时钟信号。基于锁存时钟信号l-clk，将数模变换后的灰度电压信号vdx从数据驱动器14向数据线dlx输出。在图6b中，在从锁存时钟信号l-clk的上升边缘到下一个上升边缘为止的定时(thn、th(n-1)、···、th1)生成输出灰度电压信号vdx的各数据期间。即，向接近数据驱动器14的一侧(数据线近端)的像素供给的数据信号vdx的1个数据期间被设定为较短，向远离数据驱动器14的一侧(数据线远端)的像素供给的灰度电压信号vdx的1个数据期间被设定为较长。此外，为了便于图示，图6b的灰度电压信号vdx的输出波形示出交替地输出最大灰度电压和最小灰度电压的波形例。

栅极clk(图2的栅极定时信号ts)在定时发生器24中基于栅极定时信号gs1和调制数据信号来生成。栅极clk在从锁存时钟信号l-clk的上升边缘(1个数据期间的定时)偏移了规定期间(dh(n+1)、dhn、dh(n-1)、···、dh1)的定时生成。基于该栅极clk的定时，来设定与栅极线gln、···glk···、gl1对应的栅极信号vgn、···vgk···、vg1的选择期间(即，脉冲宽度)。基于栅极clk的定时，在缓冲器29中生成与栅极驱动器13a和13b的驱动电路对应的栅极定时信号gs2。

此外，在大画面的显示装置中，为了提高灰度电压信号对像素电极的充电率，有些情况下进行栅极信号的预充电。在进行栅极信号的预充电的情况下，在选择向像素电极充电的灰度电压信号的栅极信号中，对于与该灰度电压的数据期间对应的栅极信号的选择期间，从多个之前的选择期间开始栅极信号的选择期间。即，设定为遍及多个选择期间的栅极信号的脉冲宽度。例如，也可以生成栅极定时信号gs2，使得对于在图6b的栅极clk中设定的栅极信号vgk的选择期间thk，从多个之前的选择期间到选择期间thk为止成为扩张了脉冲宽度的栅极信号。

图7是示出本实施例的从栅极驱动器13a或者13b向各栅极线输出的栅极信号vg1、···vgk···、vgn和从数据驱动器14向数据线dlx输出的灰度电压信号vdx的1帧期间的信号波形的图。此外，为了方便关于信号延迟的说明，灰度电压信号vdx示出在与栅极信号的选择期间(th1、thk、thn)对应的1个数据期间内从低电位的灰度电压变化到高电位的灰度电压的信号波形。

这里，针对灰度电压信号vdx的供给，将数据线远端的1个数据期间表示为thn，将数据线近端的1个数据期间表示为th1。在针对灰度电压信号vdx的1个数据期间，设定各数据期间，以使得在数据线近端1个数据期间较短，1个数据期间朝向数据线远端侧变长。

在数据线近端，数据线的阻抗的影响较小，因此信号波形的上升的钝化较小。因此，即使1个数据期间th1变短，也能够将从数据驱动器14输出的灰度电压信号vdx的电压电平保持原样地写入到数据线近端的像素电极。

与此相对，在数据线远端，受到较大的数据线阻抗的影响而信号波形的上升大幅钝化。然而，由于1个数据期间thn较长，因此能够达到从数据驱动器14输出的灰度电压信号vdx的电压电平，能够将该电压电平写入到数据线远端的像素电极。由此，在同一灰度的全画面显示中，能够使取决于数据线阻抗的数据线方向的像素充电率均匀。

另一方面，栅极信号vg1、···vgn被设定为：与灰度电压信号vdx的1个数据期间对应地，脉冲宽度(选择期间)从数据线近端朝向远端而变宽。即，选择数据线近端的像素的栅极信号vg1的脉冲宽度较短，选择数据驱动器远端的像素的栅极信号vgn的脉冲宽度较长。由此，能够使同一灰度电压信号针对数据线方向的像素的像素充电率均匀化。此外，在图7中，示出将栅极信号的脉冲宽度设定为与1个数据期间同等的例子。这里，如上所述，也可以为了进行栅极信号的预充电，而加宽栅极信号的脉冲宽度。

另外，按照从数据线远端朝向数据线近端的顺序、即vgn、···、vgk、···、vg1的顺序，从栅极驱动器13a和13b依次输出栅极信号vg1～vgn。由栅极信号vgn、···、vgk、···、vg1分别选择的灰度电压信号vdx依次输出到数据线dlx。

此外，也可以将栅极信号vg1～vgn的输出顺序与图7相反地设定为从数据驱动器近端朝向数据驱动器远端的顺序、即vg1、···、vgk、···、vgn的顺序。其中，在该情况下，影像数据vd的从存储器25的读取总是在该影像数据vd的向存储器25的写入之后进行的，因此从存储器25读取最初的影像数据vd的读取时钟信号r-clk的定时需要比将最初的影像数据vd从存储器25读取的写入时钟信号w-clk的定时延迟规定期间。在该情况下，定时发生器24使用与图3所示的调制曲线相反的曲线来进行读取地址信号ras的水平扫描期间的校正，从而能够使1帧的数据写入期间与数据读取期间一致。

另一方面，如图7所示，在按照vgn、···、vgk、···、vg1的顺序输出栅极信号的情况下，读取影像数据vd的读取时钟信号r-clk的时钟定时的周期与将该影像数据vd写入到存储器25的写入时钟信号w-clk的恒定的时钟定时的周期相比，刚刚开始读取后的周期较长，周期逐渐变短。因此，能够在从最初的影像数据vd的写入稍微延迟的定时开始进行最初的影像数据vd的读取。

另外，在本实施例中，与栅极驱动器13a或者13b相距的距离对应地调整数据信号vdx与栅极信号vg1～vgn的定时差dh1、···dhk···dhn。例如，在栅极线远端，栅极信号vgn断开(从高电平变化为低电平)的定时晚，因此需要将定时差dhn设定得较大，以便用栅极信号vgn选择还选择应该用下一栅极信号vg(n-1)选择的灰度电压信号来使像素电极不会产生错误充电。此外，也可以构成为：与和数据驱动器14相距的数据线上的距离对应地，使定时差dh1、···dhk···dhn可变。

此外，在图7中，数据信号vdx与栅极信号vg1～vgn的定时差dh1、···dhk···dhn的定时差用各个栅极信号的选择期间的结束定时与数据信号vdx的各数据期间的结束定时的定时差来设定。

图8是示出写入与影像数据vd对应的灰度电压信号vdx时的1个数据期间与距离数据驱动器14的各栅极线gl1、…、gln的位置的对应关系的图。

与本实施例的显示装置100不同地，在与和数据驱动器相距的栅极线的位置无关地使灰度电压信号vdx的写入期间恒定的情况下，如虚线a所示，1个数据期间的长度为恒定(图8所示的恒定值to)。

与此相对，在本实施例的显示装置100中，如实线b所示，接近数据驱动器14的栅极线gl1侧的1个数据期间和栅极选择期间被设定得短，与数据驱动器14相距较远的栅极线gln侧的1个数据期间和栅极选择期间被设定得长。此外，实线b的特性曲线为取决于与距离数据驱动器14的栅极线位置对应的数据线的阻抗(布线抵抗与布线容量之积)的曲线。

而且，本实施例的显示装置100被设定为：使1个数据期间从最小值th变化到最大值tm，并且使1帧期间内的其平均值处于to的附近。例如，本实施例的定时发生器24像上述那样进行读取地址信号ras的水平扫描期间的校正，调整为使读取时钟信号r-clk的周期的平均值与周期恒定的写入时钟信号w-clk的周期的平均值同等。由此，使写入到存储器25的写入数据w-data与读取数据r-data的差分极小化，能够抑制存储器25的容量。另外，根据上述的读取时钟信号r-clk的控制，如图6a和图6b所示，写入的总时间与读取的合计时间都被控制为分别收敛在1帧期间内。

像以上那样，在本实施例的显示装置100中，与从数据驱动器14-1～14-p到影像数据vd的写入对象即像素为止的距离对应地，生成在数据线近端1个数据期间较短且在数据线远端1个数据期间较长的灰度电压信号vd1～vdm，并施加给数据线dl1～dlm。另外，特定驱动器即数据驱动器14-1和14-p与灰度电压信号的1个数据期间相匹配地，生成与从数据驱动器到影像数据的写入对象即像素的距离对应地栅极线的选择期间发生变化的栅极定时信号gs2。接收栅极定时信号gs2的栅极驱动器生成与从数据驱动器到影像数据的写入对象即像素为止的距离对应地栅极线的选择期间发生变化的栅极线信号vg1～vg，并施加给栅极线gl1～gln。

根据该结构，显示控制器12向数据驱动器14-1～14-p以恒定周期发送被串行化且一体化的影像数据信号vds、时钟信号clk、控制信号cs和恒定周期的栅极定时信号gs1。因此，在显示控制器12与数据驱动器14-1～14-p之间的信号传送中，不会产生由于传送调制信号而导致的传送频率的大幅增加。另外，不需要与传送频率的增加对应地，在传送路径的部件中为了提高其性能而进行变更。

另外，在本实施例的显示装置100中，数据驱动器14-1和14-p不仅进行数据信号vdx的生成和输出，还进行栅极定时信号gs2的生成。因此，不需要显示控制器12(tcon-ic31)的结构的变更，能够汇总为数据驱动器14-1～14-p的结构的变更。

因此，根据本发明的显示装置，能够抑制装置规模的增大，并且抑制画质的劣化。

另外，在本实施例的显示装置100中，定时发生器24进行读取地址信号ras的水平扫描期间的校正，以便向数据驱动器内的存储器25的数据写入的1个水平期间的平均与数据读取的1个水平期间的平均一致。由此，进行调整以使1帧的数据写入的期间的长度与数据读取的期间的长度一致，因此能够顺利地进行向存储器25的数据的写入和从存储器25的数据的读取。另外，不需要与数据写入的定时与数据读取的定时的差异对应的大容量的存储器，因此能够抑制芯片尺寸。

因此，根据本发明的显示装置，能够抑制芯片尺寸的增大，并且顺利地进行数据对数据驱动器内的存储器的写入和读取。

此外，与上述实施例不同，存储器也可以不设置在驱动器ic的内部而设置在外部。图9是示出该驱动器ic14b的主要块的结构的框图。

驱动器ic14b具有解码器41、编码器42。pll23、定时发生器24、解码器41和编码器42构成定时控制部40。

存储器43设置在驱动器ic14b的外部。此外，存储器43除了设置在驱动器ic14b的外部的方面以外，具有与图2所示的存储器25相同的功能。

解码器41设置在定时发生器24与存储器43之间。解码器41将从定时发生器24输出的写入地址信号was和读取地址信号ras解码为将存储器43与驱动器ic14b之间相连的与写入数据总线数和传送频率对应的信号，并送出至存储器43。

编码器42设置在存储器43与锁存&电平转换电路26之间。编码器42基于将存储器43与驱动器ic14b之间相连的与读取数据总线数和传送频率对应的信号，对与读取地址信号ras对应地从存储器43读取的数据进行编码，并作为读取数据r-data来送出至锁存&电平转换电路26。

此外，解码器41和编码器42以外的功能块的结构和动作与上述实施例的各功能块相同。

这样，在将存储器43与驱动器ic14b独立地设置的情况下，也能够得到与上述实施例相同的效果。

另外，根据该结构，能够以比驱动器ic14b更精细的工序实现存储器43。因此，在存储器容量比较大的情况下，与像上述实施例那样在驱动器ic内置存储器的情况相比，能够抑制系统成本。

此外，本发明不限于上述实施方式。例如，在上述实施例中，对显示装置100为液晶显示装置的情况进行了说明，但与之不同地，也可以是有机el(electroluminescence：电致发光)显示装置。在显示装置100为有机el显示装置的情况下，像素部p11～pnm分别具备有机el元件、控制流向有机el元件的电流的薄膜晶体管。根据供给到像素部p11～pnm的灰度电压信号vd1～vdm由薄膜晶体管控制流向有机el元件的电流，与该电流对应地有机el元件的发光亮度发生变化，由此进行显示。在有机el显示装置中，通过应用本发明，能够进行抑制亮度不均的显示。

另外，显示面板11可以是彩色fhd(fullhighdefinition：全高清)面板，也可以是4k面板或8k面板。

另外，在上述实施例中，以1帧的数据读取期间的长度比1帧的数据写入期间的长度长的情况为例，对定时发生器24校正读取地址信号ras的结构进行了说明。但是，本发明也可以应用于1帧的数据读取期间的长度比1帧的数据写入期间的长度短的情况。在这样的情况下，也能够通过从调制曲线所示的数据期间的长度的平均值减去写入地址信号was的水平扫描期间的长度的平均值得到一个值，并从读取地址信号ras的水平扫描期间的长度减去上述值来进行读取地址信号ras的水平扫描期的校正，从而使1帧的数据读取期间的长度与1帧的数据写入期间的长度一致。

另外，在上述实施例中，定时发生器24以使朝向存储器25的数据写入的1帧的期间与来自存储器25的数据读取的1帧的期间一致的方式校正读取1h期间的例子进行了说明。但是，未必一定需要使数据写入的期间与数据读取的期间严格地一致，只要构成为进行校正以至少使这些期间的长度之差缩小即可。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除