数字像素驱动电路及其驱动方法、显示面板与流程

本发明实施例涉及显示技术领域，尤其涉及一种数字像素驱动电路及其驱动方法、显示面板。

背景技术：

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。

显示面板中的数字像素驱动电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有的数字像素驱动电路的性能还不够理想，存在亮度调节单一的问题。

技术实现要素：

本发明实施例提供一种数字像素驱动电路及其驱动方法、显示面板，以丰富亮度调节的方式，实现灵活控制亮度的效果。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种数字像素驱动电路，包括：驱动模块、数据写入模块、亮度调节模块和存储模块；

所述驱动模块包括控制端，所述驱动模块用于根据其控制端的电压控制发光器件的发光状态；

所述数据写入模块用于将数据信号写入所述存储模块；

所述亮度调节模块用于将刷新信号写入所述存储模块；

所述存储模块用于存储所述数据信号，并根据所述数据信号维持所述驱动模块的控制端的电压；以及存储所述刷新信号，并根据所述刷新信号切换所述驱动模块的控制端的电压并维持，以调节所述发光器件的发光时间。

进一步地，所述存储模块包括第一端和第二端，所述存储模块的第二端与所述驱动模块的控制端电连接；

所述亮度调节模块包括：控制端、输入端和输出端；所述亮度调节模块的控制端接入亮度调节控制信号，所述亮度调节模块的输入端接入刷新信号，所述亮度调节模块的输出端与所述存储模块的第一端或第二端电连接。

进一步地，所述亮度调节模块包括第一晶体管，所述第一晶体管的栅极接入亮度调节控制信号，所述第一晶体管的第一极接入刷新信号，所述第一晶体管的第二极与所述存储模块的第一端或第二端电连接。

进一步地，所述第一晶体管的第一极与固定电压信号线电连接；

或者，所述第一晶体管的第一极与可变电压信号线电连接。

进一步地，所述亮度调节模块的输入端包括第一输入端和第二输入端，所述亮度调节模块的第一输入端接入第一刷新信号，所述亮度调节模块的第二输入端接入第二刷新信号，所述第一刷新信号和所述第二刷新信号为电平相反的固定电压信号；

所述亮度调节模块用于根据所述亮度调节控制信号，选择输出所述第一刷新信号或所述第二刷新信号。

进一步地，所述数据写入模块包括cmos传输门，所述cmos传输门包括第一控制端、第二控制端、输入端和输出端；所述cmos传输门的第一控制端接入扫描信号，所述cmos传输门的第二控制端接入反相扫描信号；所述cmos传输门的输入端接入数据信号，所述cmos传输门的输出端与所述存储模块的第一端电连接。

进一步地，所述数据写入模块包括输入端和输出端，所述数据写入模块的输入端接入数据信号；

所述存储模块包括锁存器，所述锁存器的第一电源端接入第一电源信号，所述锁存器的第二电源端接入第二电源信号，所述锁存器的第一端与所述数据写入模块的输出端电连接，所述锁存器的第二端与所述驱动模块的控制端电连接。

相应地，本发明还提供了一种显示面板，包括：如本发明任意实施例所述的数字像素驱动电路。

相应地，本发明还提供了一种数字像素驱动电路的驱动方法，该驱动方法可适用于本发明任意实施例所述数字像素驱动电路。

所述数字像素驱动电路的驱动方法包括：数据写入阶段和发光阶段；

在所述数据写入阶段，控制所述数据写入模块导通，将数据信号写入所述存储模块；所述存储模块存储所述数据信号，并根据所述数据信号维持所述驱动模块的控制端的电压；

所述发光阶段包括数据控制发光阶段和调光阶段；

在所述数据控制发光阶段，所述驱动模块的控制端的电压维持所述数据写入阶段存储的电压，所述驱动模块根据其控制端的电压控制发光器件的发光状态；

在所述调光阶段，控制亮度调节模块导通，将刷新信号写入所述存储模块；所述存储模块存储所述刷新信号，并根据所述刷新信号切换所述驱动模块的控制端的电压并维持，以调节所述发光器件的发光时间。

进一步地，一帧显示数据包括多个子帧，每个所述子帧的加权值大小不同；每个所述子帧包括所述数据写入阶段和所述发光阶段。

本发明实施例通过在数字像素驱动电路中设置亮度调节模块，该亮度调节模块用于传输刷新信号，并更新数据信号，改变发光器件的发光状态，灵活地控制发光器件的发光时间，从而调整发光器件的显示灰阶。因此，亮度调节模块的设置增加了数字像素驱动电路亮度控制的自由度，从而丰富了亮度调节的方式，更加有利于灵活控制发光器件的亮度。

附图说明

图1为本发明实施例提供的一种数字像素驱动电路的电路结构示意图；

图2为本发明实施例提供的另一种数字像素驱动电路的电路结构示意图；

图3为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图4为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图5为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图6为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图7为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图8为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图9为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图10为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图11为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图；

图12为本发明实施例提供的一种显示面板的结构示意图；

图13为本发明实施例提供的一种数字像素驱动电路的驱动时序示意图；

图14为本发明实施例提供的另一种数字像素驱动电路的驱动时序示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种数字像素驱动电路。图1为本发明实施例提供的一种数字像素驱动电路的电路结构示意图。参见图1，该数字像素驱动电路包括：驱动模块10、数据写入模块20、亮度调节模块30和存储模块40。其中，驱动模块10包括控制端10c，驱动模块10用于根据其控制端10c的电压控制发光器件led的发光状态；数据写入模块20用于将数据信号data写入存储模块40；亮度调节模块30用于将刷新信号vref写入存储模块40；存储模块40用于存储数据信号data，并根据数据信号data维持驱动模块10的控制端10c的电压；以及存储刷新信号vref，并根据刷新信号vref切换驱动模块10的控制端10c的电压并维持，以调节发光器件led的发光时间。

具体地，驱动模块10是指用于驱动发光器件led发光的电路模块，例如，驱动模块10受存储模块40输出信号的控制，向发光器件led传输驱动信号，该驱动信号可以是电流驱动信号或者电压驱动信号。示例性地，在数字驱动方法中，驱动信号的大小恒定不变，发光器件led显示的灰阶取决于驱动信号的维持时间，驱动信号的维持时间越长，发光器件led显示的灰阶越高；相反，驱动信号的维持时间越短，发光器件led显示的灰阶越低，从而实现不同的灰阶的控制。

数据写入模块20是指用于将数据信号data写入数字像素驱动电路的电路模块。示例性地，数据写入模块20受扫描信号scan的控制，向存储模块40传输数据信号data，该数据信号data的脉冲宽度决定了存储模块40输出的信号的宽度。

亮度调节模块30是指用于更新数据信号data，将刷新信号vref写入存储模块40的电路模块。示例性地，亮度调节模块30受亮度调节控制信号break的控制，向存储模块40传输刷新信号vref，该刷新信号vref的接入时间决定了存储模块40输出的信号的宽度。

存储模块40维持驱动模块10的控制端10c的电压是指：存储模块40与驱动模块10的控制端10c电连接；在数据信号data输入至存储模块40后，由该数据信号data确定的存储电压传输至驱动模块10的控制端10c，存储模块40能够维持该存储电压；在刷新信号vref输入至存储模块40后，由该刷新信号vref确定的存储电压也传输至驱动模块10的控制端10c，并切换存储电压的电平，存储模块40能够维持切换后的存储电压。切换存储电压的电平，也就是说，若原数据信号data能够控制发光器件led点亮，那么刷新信号vref能够控制发光器件led关闭；若原数据信号data能够控制发光器件led关闭，那么刷新信号vref能够控制发光器件led点亮。

本发明实施例通过在数字像素驱动电路中设置亮度调节模块30，该亮度调节模块30用于传输刷新信号vref，并更新数据信号data，改变发光器件led的发光状态，灵活地控制发光器件led的发光时间，调整发光器件led的显示灰阶。因此，亮度调节模块30的设置增加了数字像素驱动电路亮度控制的自由度，从而丰富了亮度调节的方式，更加有利于灵活控制发光器件led的亮度。

继续参见图1，在本发明的一种实施方式中，可选地，存储模块40包括第一端40a和第二端40b，存储模块40的第二端40b与驱动模块10的控制端10c电连接。亮度调节模块30包括：控制端30c、输入端30a和输出端30b；亮度调节模块30的控制端30c接入亮度调节控制信号break，亮度调节模块30的输入端30a接入刷新信号vref，亮度调节模块30的输出端30b与存储模块40的第一端40a电连接。其中，存储模块40的第一端40a接收数据信号data，本发明实施例将亮度调节模块30设置在存储模块40的第一端40a，这样，可以将刷新信号vref的电平设置为与数据信号data的电平相反，有利于刷新信号vref直接对数据信号data进行更新，简化了控制逻辑。

在上述各实施例中，亮度调节模块30的具体设置方式有多种，下面就其中的几种进行说明，但不作为对本发明的限定。

图2为本发明实施例提供的另一种数字像素驱动电路的电路结构示意图。参见图2，在本发明的一种实施方式中，可选地，亮度调节模块30包括第一晶体管m1，第一晶体管m1的栅极接入亮度调节控制信号break，第一晶体管m1的第一极接入刷新信号vref，第一晶体管m1的第二极与存储模块40的第一端40a电连接。本实施方式设置亮度调节模块30包括第一晶体管m1，其电路结构简单、控制逻辑简单，易于实现。

继续参见图2，在本发明的一种实施方式中，可选地，第一晶体管m1的第一极与固定电压信号线电连接，即刷新信号vref为固定电平信号。其中，该固定电压信号线上只传输高电平或低电平。若该固定电压信号线上为高电平，那么刷新信号vref为高电平，该刷新信号vref在数据信号data为低电平时能够起到调节发光器件led显示灰阶的效果；若该固定电压信号线上为低电平，那么刷新信号vref为低电平，该刷新信号vref在数据信号data为高电平时能够起到调节发光器件led显示灰阶的效果。

在本发明的一种实施方式中，可选地，亮度调节模块30包括cmos传输门，cmos传输门包括第一控制端、第二控制端、输入端和输出端；第一控制端接入第一亮度调节控制信号，第二控制端接入第二亮度调节控制信号；cmos传输门的输入端接入刷新信号，cmos传输门的输出端与存储模块的第一端电连接。其中，cmos传输门是指包含两个沟道类型不同的晶体管，这两个晶体管特性互补，一个晶体管的导通的程度愈深，另一个晶体管的导通程度则相应地减小。换句话说，当一个晶体管的导通电阻减小，则另一个晶体管的导通电阻就增加。由于两晶体管为并联运行，可近似地认为亮度调节模块30的导通电阻近似为一常数，从而减小了亮度调节模块30的导通电阻，提升了亮度调节模块30的传输速度；另外，cmos传输门的设置方式避免了单个晶体管因为特性变差和漏电导致显示异常，使得刷新信号能够高质量、稳定地传输并稳定有效存储。

需要说明的是，图2中示例性地示出了刷新信号vref为固定电平信号的设置方式，并非对本发明的限定。在其他实施例中，还可以设置第一晶体管m1的第一极与可变电压信号线电连接。其中，该可变电压信号线上可以传输高电平，也可以传输低电平，即刷新信号vref既可以是高电平，也可以是低电平。刷新信号vref既能够在数据信号data为低电平时起到调节发光器件led显示灰阶的效果；也能够在数据信号data为高电平时起到调节发光器件led显示灰阶的效果。这样设置，进一步丰富了显示面板亮度调节的方式。

图3为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图3，在本发明的一种实施方式中，可选地，亮度调节模块30的输入端包括第一输入端30a1和第二输入端30a2，第一输入端30a1接入第一刷新信号vref1，第二输入端30a2接入第二刷新信号vref2，第一刷新信号vref1和第二刷新信号vref2为电平相反的固定电压信号；亮度调节模块30用于根据亮度调节控制信号break，选择输出第一刷新信号vref1或第二刷新信号vref2。示例性地，第一刷新信号vref1为低电平，第二刷新信号vref2为高电平；或者第一刷新信号vref1为高电平，第二刷新信号vref2为低电平。因此，该亮度调节模块30既能够在数据信号data为低电平时起到调节发光器件led显示灰阶的效果；也能够在数据信号data为高电平时起到调节发光器件led显示灰阶的效果。这样设置，进一步丰富了显示面板亮度调节的方式。

图4为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图4，在本发明的一种实施方式中，可选地，亮度调节模块30包括第二晶体管m2和第三晶体管m3，第二晶体管m2的第一极接入第一刷新信号vref1，第二晶体管m2的第二极与存储模块40的第一端40a电连接；第三晶体管m3的第一极接入第二刷新信号vref2，第三晶体管m3的第二极与存储模块40的第一端40a电连接。本实施方式设置亮度调节模块30包括第二晶体管m2和第三晶体管m3，其电路结构简单、控制逻辑简单，易于实现。

继续参见图4，在本发明的一种实施方式中，可选地，第二晶体管m2和第三晶体管m3的沟道类型不同，第二晶体管m2为n型晶体管，第三晶体管m3为p型晶体管。在其他实施方式中，还可以设置第二晶体管m2为p型晶体管，第三晶体管m3为n型晶体管。第二晶体管m2和第三晶体管m3的栅极均接入亮度调节控制信号break。

示例性地，第二晶体管m2为n型晶体管，第三晶体管m3为p型晶体管，若亮度调节控制信号break为高电平，第二晶体管m2导通、第三晶体管m3关闭，第二晶体管m2将第一刷新信号vref1传输至存储模块40的第一端40a；若亮度调节控制信号break为低电平，第二晶体管m2关闭，第三晶体管m3导通，第三晶体管m3将第二刷新信号vref2传输至存储模块40的第一端40a。本实施方式设置第二晶体管m2和第三晶体管m3的沟道类型不同，可以采用一条控制信号线同时对第二晶体管m2和第三晶体管m3进行控制，从而节省了控制信号线的数量。

图5为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图5，与图4不同的是，图5中第二晶体管m2和第三晶体管m3的沟道类型相同，均为n型晶体管。在其他实施方式中，还可以设置第二晶体管m2和第三晶体管m3均为p型晶体管。亮度调节控制信号包括第一亮度调节控制信号break1和第二亮度调节控制信号break2，第一亮度调节控制信号break1和第二亮度调节控制信号break2的电平相反。第二晶体管m2的栅极与第一亮度调节控制信号break1电连接，第二晶体管m2的栅极与第二亮度调节控制信号break2电连接。

示例性地，第二晶体管m2和第三晶体管m3均为n型晶体管，若第一亮度调节控制信号break1为高电平、第二亮度调节控制信号break2为低电平，第二晶体管m2导通、第三晶体管m3关闭，第二晶体管m2将第一刷新信号vref1传输至存储模块40的第一端40a；若第一亮度调节控制信号break1为低电平、第二亮度调节控制信号break2为高电平，第二晶体管m2关闭、第三晶体管m3导通，第三晶体管m3将第二刷新信号vref2传输至存储模块40的第一端40a。本实施方式设置第二晶体管m2和第三晶体管m3的沟道类型相同，可以在显示面板的制作过程中，将第二晶体管m2和第三晶体管m3在同一工艺流程中进行制作，从而有利于节省工艺流程，降低成本。

图6为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图6，在本发明的一种实施方式中，可选地，与图1-图5中所示的数字像素驱动电路不同的是，亮度调节模块30的输出端30b与存储模块40的第二端40b电连接。其中，对于数字像素驱动电路，存储模块40(例如锁存器)具有对称性、双向传输、双向控制、双向锁存的特点，由存储模块40的第一端40a输入的信号能够在其第二端40b输出并存储，同样地，由存储模块40的第二端40b输入的信号能够在其第一端40a输出并存储。本实施方式在存储模块40的第二端40b设置亮度调节模块30，与在存储模块40的第一端40a设置亮度调节模块30相比，功能相同。

可选地，存储模块40的第一端40a和第二端40b的电平相反，也就是说，若数据信号data为高电平，则驱动模块10的控制端10c的存储电压为低电平；若数据信号data为低电平，则驱动模块10的控制端10c的存储电压为高电平。这样，与亮度调节模块30设置在第一端40a相比，将亮度调节模块30设置在第二端40b，需要将刷新信号vref的电平信号进行适应调整。刷新信号vref与数据信号data的电平相同。示例性地，若原数据信号data为高电平，经存储模块40的调整和存储，输出到驱动模块10的控制端10c的电压为低电平，该低电平控制发光器件led点亮，那么刷新信号vref为高电平，该高电平控制发光器件led关闭；若原数据信号data为低电平，经存储模块40的调整和存储，输出到驱动模块10的控制端10c的电压为高电平，该高电平控制发光器件led关闭，那么刷新信号vref为低电平，该低电平控制发光器件led点亮。

需要说明的是，在图1-图6中示例性地示出了存储模块40包括第一端40a和第二端40b，第一端40a作为存储模块40的输入端，第二端40b作为存储模块40的输出端，并非对本发明的限定。

图7为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图7，在本发明的一种实施方式中，可选地，与图1-图6不同的是，存储模块40的第一端40a作为存储模块40的输入端，同时存储模块40的第一端40a作为存储模块40的输出端。亮度调节模块30的输出端30b与存储模块40的第一端40a电连接。

其中，存储模块40(例如锁存器)具有对称性、双向传输、双向控制、双向锁存的特点，传输至存储模块40的第一端40a的信号能够在其第一端40a进行存储，同样地，传输至存储模块40的第二端40b的信号能够在其第二端40b进行存储。这样，传输至驱动模块10的控制端10c的信号电平与数据信号data的电平相同，可以将刷新信号vref的电平设置为与数据信号data的电平相反，有利于刷新信号vref直接对数据信号data进行更新，简化了控制逻辑。

在上述各实施例中，对亮度调节模块30的设置方式进行了说明，在上述各实施例的基础上，下面对数据写入模块20、存储模块40和驱动模块10的具体设置方式进行说明，但不作为对本发明的限定。

图8为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图8，在本发明的一种实施方式中，可选地，数据写入模块20包括控制端20c、输入端20a和输出端20b，数据写入模块20的控制端20c接入扫描信号scan，数据写入模块20的输入端20a接入数据信号data，数据写入模块20的输出端20b与存储模块40的第一端40a电连接。

继续参见图8，可选地，数据写入模块20包括第四晶体管m4，第四晶体管m4的栅极接入扫描信号scan，第四晶体管m4的第一极接入数据信号data，第四晶体管m4的第二极与存储模块40的第一端40a电连接。本实施方式设置数据写入模块20包括第四晶体管m4，其电路结构简单、控制逻辑简单，易于实现。

图9为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图9，在本发明的一种实施方式中，可选地，数据写入模块20包括cmos传输门，cmos传输门包括第一控制端20c1、第二控制端20c2、输入端和输出端；第一控制端20c1接入扫描信号scan，第二控制端20c2接入反相扫描信号scanb；cmos传输门的输入端接入数据信号data，cmos传输门的输出端与存储模块40的第一端40a电连接。

其中，cmos传输门是指包含两个沟道类型不同的晶体管(例如，第四晶体管m4和第五晶体管m5)，这两个晶体管特性互补，一个晶体管的导通的程度愈深，另一个晶体管的导通程度则相应地减小。换句话说，当一个晶体管的导通电阻减小，则另一个晶体管的导通电阻就增加。由于两晶体管为并联运行，可近似地认为数据写入模块20的导通电阻近似为一常数，从而减小了数据写入模块20的导通电阻，提升了数据写入模块20的传输速度；另外，cmos传输门的设置方式避免了单个晶体管因为特性变差和漏电导致显示异常，使得数据信号data能够高质量、稳定地传输并稳定有效存储。

继续参见图9，可选地，cmos传输门包括并联连接的第四晶体管m4和第五晶体管m5，其中，第四晶体管m4的栅极接入扫描信号scan，第四晶体管m4的第一极接入数据信号data，第四晶体管m4的第二极与存储模块40的第一端40a电连接；第五晶体管m5的栅极接入反相扫描信号scanb，第五晶体管m5的第一极接入数据信号data，第五晶体管m5的第二极与存储模块40的第一端40a电连接。

图10为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图10，在本发明的一种实施方式中，可选地，数据写入模块20包括输入端20a和输出端20b，输入端20a接入数据信号data；存储模块40包括锁存器，锁存器的第一电源端40c接入第一电源信号vgh，锁存器的第二电源端40d接入第二电源信号vgl，锁存器的第一端作为存储模块40的第一端40a与数据写入模块20的输出端20b电连接。以及，锁存器的第一端作为存储模块40的第一端40a与亮度调节模块30电连接。锁存器的第二端作为存储模块40的第二端40d与驱动模块10的控制端10c电连接。其中，该锁存器由数据信号data或刷新信号vref控制。具体地，该锁存器根据数据信号data将第一电源信号vgh或第二电源信号vgl输出，作为存储电压，且存储电压与数据信号data电平相反；或者该锁存器根据刷新信号vref，将第一电源信号vgh或第二电源信号vgl输出，作为存储电压，且存储电压与刷新信号vref电平相反。由于相比于数据信号data或刷新信号vref，第一电源信号vgh或第二电源信号vgl较为稳定，因此，本实施方式设置存储模块40包括锁存器，有利于提升存储电压的稳定性，从而进一步提升数字像素驱动电路的稳定性。

继续参见图10，可选地，存储模块40包括第六晶体管m6、第七晶体管m7、第八晶体管m8和第九晶体管m9；第六晶体管m6的第一极和第七晶体管m7的第一极短接后作为存储模块40的第一电源端40c，第六晶体管m6的栅极、第七晶体管m7的第二极、第八晶体管m8的栅极和第九晶体管m9的第一极短接后作为存储模块40的第一端40a，第六晶体管m6的第二极、第七晶体管m7的栅极、第八晶体管m8的第一极和第九晶体管m9的栅极短接后作为存储模块40的第二端40b，第八晶体管m8的第二极和第九晶体管m9的第二极短接后作为存储模块40的第二电源端40d。

其中，第六晶体管m6和第八晶体管m8的沟道类型不同，第七晶体管m7和第九晶体管m9的沟道类型不同。第六晶体管m6和第八晶体管m8构成了第一反相器41，同样地，第七晶体管m7和第九晶体管m9构成了第二反相器42。第一反相器41与第二反相器42构成反并联的连接关系，形成存储模块40。该存储模块40具有对称性、双向传输、双向控制、双向锁存的特点，由存储模块40的第一端40a输入的信号能够在其第二端40b输出并存储，同样地，由存储模块40的第二端40b输入的信号能够在其第一端40a输出并存储；以及传输至存储模块40的第一端40a的信号能够在其第一端40a进行存储，同样地，传输至存储模块40的第二端40b的信号能够在其第二端40b进行存储。

图11为本发明实施例提供的又一种数字像素驱动电路的电路结构示意图。参见图11，在上述各实施例的基础上，可选地，数字像素驱动电路包括驱动模块10、数据写入模块20、亮度调节模块30、存储模块40、第一节点a和第二节点b。其中，第一节点a为存储模块40的第一端、第二节点b为存储模块40的第二端。

驱动模块10包括第十晶体管m10，第十晶体管m10的栅极与第二节点b电连接，第十晶体管m10的第一极接入第一电源信号vgh，第十晶体管m10的第二极与发光器件led电连接。

数据写入模块20包括并联连接的第四晶体管m4和第五晶体管m5，其中，第四晶体管m4和第五晶体管m5的沟道类型不同，构成cmos传输门。第四晶体管m4的栅极接入扫描信号scan，第四晶体管m4的第一极接入数据信号data，第四晶体管m4的第二极与第一节点a电连接；第五晶体管m5的栅极接入反相扫描信号scanb，第五晶体管m5的第一极接入数据信号data，第五晶体管m5的第二极与第一节点a电连接。

亮度调节模块30包括第一晶体管m1，第一晶体管m1的栅极接入亮度调节控制信号break，第一晶体管m1的第一极接入刷新信号vref，第一晶体管m1的第二极与第一节点a电连接。

存储模块40包括第六晶体管m6、第七晶体管m7、第八晶体管m8和第九晶体管m9；第六晶体管m6的第一极和第七晶体管m7的第一极短接后作为存储模块40的第一电源端，第六晶体管m6的栅极、第七晶体管m7的第二极、第八晶体管m8的栅极和第九晶体管m9的第一极短接后作为存储模块40的第一端，第六晶体管m6的第二极、第七晶体管m7的栅极、第八晶体管m8的第一极和第九晶体管m9的栅极短接后作为存储模块40的第二端，第八晶体管m8的第二极和第九晶体管m9的第二极短接后作为存储模块40的第二电源端。

本实施例这样设置，在增加了数字像素驱动电路亮度控制的自由度，有利于灵活控制发光器件led的亮度的基础上，提升了数据写入模块20的传输速度、使得数据信号data能够高质量、稳定地传输并稳定有效存储，以及本发明实施例结构简单、易于实现，实用性较强。

本发明实施例还提供了一种显示面板，该显示面板可以是有机发光二极管显示面板(organiclight-emittingdiode，oled)、微发光二极管显示面板(microlightemittingdiode，microled)或量子点发光二极管显示面板(quantumdotlightemittingdiodes，qled)等。图12为本发明实施例提供的一种显示面板的结构示意图。参见图12，该显示面板包括如本发明任意实施例所提供的数字像素驱动电路1，其技术原理和产生的效果类似，这里不再赘述。

继续参见图12，可选地，该显示面板还包括：多条扫描线2、多条数据线3和多条亮度调节控制信号线4；扫描线2和数据线3交叉形成的空间5内设置有数字像素驱动电路1；数据写入模块的控制端与对应的扫描线2电连接，数据写入模块的输入端与数据线3电连接，亮度调节模块的控制端与对应的亮度调节控制信号线4电连接。数字像素驱动电路通过对应的扫描线2接收栅极驱动模块6发送的扫描信号，通过对应的数据线3接收源极驱动电路7的数据信号，通过对应的亮度调节控制信号线4接收控制模块(图12中未示出)发送的亮度调节控制信号，显示面板依此实现显示功能和亮度调节。

本发明实施例还提供了一种数字像素驱动电路的驱动方法，该驱动方法适用于本发明任意实施例所提供的数字像素驱动电路，具备数字像素驱动电路相应的功能和有益效果。

图13为本发明实施例提供的一种数字像素驱动电路的驱动时序示意图。结合图1和图13，该驱动方法包括：数据写入阶段t1和发光阶段t2。

在数据写入阶段t1，控制数据写入模块20导通，将数据信号data写入存储模块40；存储模块40存储数据信号data，并根据数据信号data维持驱动模块10的控制端40c的电压。

发光阶段t2包括数据控制发光阶段t21和调光阶段t22。

在数据控制发光阶段t21，驱动模块10的控制端40c的电压维持数据写入阶段t1存储的电压，驱动模块10根据其控制端的电压控制发光器件led的发光状态。

在调光阶段t22，控制亮度调节模块30导通，将刷新信号vref写入存储模块40；存储模块40存储刷新信号vref，并根据刷新信号vref切换驱动模块10的控制端40c的电压并维持，以调节发光器件led的发光时间。

本发明实施例通过在发光阶段t2中增加调光阶段t22，在调光阶段t22控制亮度调节模块30传输刷新信号vref，并更新数据信号data，改变发光器件led的发光状态，灵活地控制发光器件led的发光时间，调整发光器件led的显示灰阶。因此，调光阶段t22的设置增加了数字像素驱动电路亮度控制的自由度，从而丰富了亮度调节的方式，更加有利于灵活控制发光器件led的亮度。

结合图11和图13，在本发明的一种实施方式中，可选地，第一晶体管m1、第五晶体管m5、第八晶体管m8和第九晶体管m9为n型晶体管，第四晶体管m4、第六晶体管m6、第七晶体管m7和第十晶体管m10为p型晶体管，刷新信号vref为低电平。该驱动方法包括：数据写入阶段t1和发光阶段t2。

在数据写入阶段t1，扫描信号scan为低电平，反相扫描信号scanb为高电平，数据信号data为高电平，亮度调节控制信号break为低电平。亮度调节控制信号break控制第一晶体管m1断开。扫描信号scan和反相扫描信号scanb分别控制第四晶体管m4和第五晶体管m5导通，将数据信号data写入第一节点a，第一节点a为高电平。存储模块40存储第一节点a的高电平，同时第二节点b为低电平。第二节点b的低电平控制第十晶体管m10导通并产生驱动电流，驱动发光器件led发光。

发光阶段t2包括数据控制发光阶段t21和调光阶段t22。

在数据控制发光阶段t21，扫描信号scan为高电平，反相扫描信号scanb为低电平，数据信号data为低电平，亮度调节控制信号break为低电平。亮度调节控制信号break控制第一晶体管m1断开。扫描信号scan和反相扫描信号scanb分别控制第四晶体管m4和第五晶体管m5断开。在存储模块40的作用下，第二节点b的低电平得以维持，第十晶体管m10继续导通并产生驱动电流，驱动发光器件led发光。

在调光阶段t22，扫描信号scan为高电平，反相扫描信号scanb为低电平，数据信号data为低电平，亮度调节控制信号break为高电平。扫描信号scan和反相扫描信号scanb分别控制第四晶体管m4和第五晶体管m5断开。亮度调节控制信号break控制第一晶体管m1导通，将刷新信号vref的低电平写入第一节点a，第一节点a的电压切换为低电平。存储模块40存储第一节点a的低电平，同时第二节点b为高电平。第二节点b的高电平控制第十晶体管m10断开，发光器件led关闭。这样，在发光阶段t2，本发明实施例能够控制发光器件led关闭，从而实现了调节发光器件led的发光时间。

图14为本发明实施例提供的另一种数字像素驱动电路的驱动时序示意图。参见图14，采用子场扫描法，一帧1h显示数据包括多个子帧，每个子帧的加权值大小不同，每个子帧包括数据写入阶段t1和发光阶段t2。其中，每个子帧的加权值大小不同是指，每个子帧内发光阶段t2的时长不同，发光器件led的扫描时长或点亮时长不同。加权值的设置方式可以是标准的二进制加权值递增或者非标准的二进制加权值递增。示例性地，图13中包括8个子帧，分别为子帧f1、子帧f2、子帧f3、子帧f4、子帧f5、子帧f6、子帧f7和子帧f8，采用标准的二进制加权值递增的方式，每个子帧的加权值之比为1(2⁰)：2(2¹)：4(2²)：8(2³)：16(2⁴)：32(2⁵)：64(2⁶)：128(2⁷)，一帧1h显示数据为每个子帧的灰阶叠加，从而实现255灰阶显示。每个子帧内的数据写入阶段t1和发光阶段t2的驱动方式与上述各实施例相同，这里不再赘述。

本发明实施例通过在发光阶段t2中增加调光阶段t22，在调光阶段t22控制亮度调节模块30传输刷新信号vref，并更新数据信号data，改变发光器件led的发光状态，在正常显示画面的基础上，能够灵活地控制发光器件led的发光时间，增加了数字像素驱动电路亮度控制的自由度，从而丰富了亮度调节的方式。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除