显示面板及显示装置的制作方法

本申请涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术：

令显示装置满足高解析度、高刷新率要求成为显示技术发展的重点，而为匹配显示装置具有高解析度、高刷新率的要求，常采用点对点传输协议方式实现信号的高速率传输。但在这种传输方式下，每个源极驱动芯片内的可编程面板充电补偿(programmablepanelchargingcompensation，ppcc)模块中的电平转换电路对应不同的通道同时输出，产生的电流易引起电流峰值叠加，导致出现电磁干扰的问题，影响产品的可靠性。

技术实现要素：

本申请实施例提供一种显示面板及显示装置，可以避免源极驱动芯片出现电流峰值叠加导致出现电磁干扰的问题，保证产品的可靠性。

本申请实施例提供一种显示面板，包括源极驱动芯片，所述源极驱动芯片包括充电补偿模块，所述充电补偿模块包括：

多个级联的移位寄存器，用于响应时钟信号及级联控制信号分时输出多个脉冲信号；

多个电平转换电路，每一所述电平转换电路与对应的所述移位寄存器连接，多个所述电平转换电路用于响应多个所述脉冲信号分时导通。

在一些实施例中，所述显示面板包括多个所述源极驱动芯片，每一所述源极驱动芯片包括所述充电补偿模块，多个所述充电补偿模块内的所述移位寄存器同时响应所述时钟信号及所述级联控制信号输出多个所述脉冲信号，多个所述充电补偿模块中的部分所述电平转换电路响应对应的所述脉冲信号同时导通，同一所述充电补偿模块中的多个所述电平转换电路响应对应的所述脉冲信号分时导通。

在一些实施例中，所述显示面板包括多个所述源极驱动芯片，每一所述源极驱动芯片包括所述充电补偿模块，多个充电补偿模块内的所述移位寄存器依次响应所述时钟信号及所述级联控制信号输出多个所述脉冲信号，多个所述充电补偿模块中的多个所述电平转换电路依次响应对应的所述脉冲信号分时导通。

在一些实施例中，所述显示面板包括x级所述源极驱动芯片，第y-1级源极驱动芯片的所述充电补偿模块包括n级所述移位寄存器，第y级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号滞后所述第y-1级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号n个时钟周期，其中，y>1。

在一些实施例中，所述显示面板包括x级所述源极驱动芯片，第y级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号滞后第y-1级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号1*δt～40*δt；其中，y>1，δt为单位周期。

在一些实施例中，所述单位周期δt大于或等于1*ui，其中ui与所述源极驱动芯片的传输速度互为倒数。

在一些实施例中，所述级联控制信号包括起始信号，所述充电补偿模块内的第一级移位寄存器响应所述时钟信号及所述起始信号输出第一级脉冲信号。

在一些实施例中，所述显示面板还包括时序控制器，所述时序控制器用于生成所述时钟信号及所述起始信号。

在一些实施例中，所述充电补偿模块包括n级所述移位寄存器，第m级移位寄存器响应所述时钟信号和第m-1级移位寄存器输出的第m-1级脉冲信号输出第m级脉冲信号，其中，1<m≤n。

在一些实施例中，所述源极驱动芯片还包括锁存器，所述锁存器包括所述充电补偿模块。

在一些实施例中，所述锁存器还包括：

第一锁存模块，用于锁存下一行的显示数据；

第二锁存模块，与所述第一锁存模块相连，用于锁存当前行的显示数据；

第三锁存模块，与所述第二锁存模块相连，用于实现当前行的所述显示数据的输出延迟，所述第三锁存模块包括所述充电补偿模块。

在一些实施例中，所述源极驱动芯片还包括：

数模转换电路，与所述锁存器连接，用于将所述电平转换电路输出的电压信号转换为灰阶电压信号；

数据缓冲器，与所述数模转换电路连接，用于输出驱动所述显示面板显示的电流。

本申请还提供一种显示装置，包括上述显示面板。

本申请实施例提供的显示面板及显示装置，所述显示面板包括源极驱动芯片，所述源极驱动芯片包括充电补偿模块，所述充电补偿模块包括：多个级联的移位寄存器，用于响应时钟信号及级联控制信号分时输出多个脉冲信号；多个电平转换电路，每一所述电平转换电路与对应的所述移位寄存器连接，多个所述电平转换电路用于响应多个所述脉冲信号分时导通，以避免所述源极驱动芯片中的多个所述电平转换电路同时输出产生多个电流，导致电流峰值叠加，引起电磁干扰的问题。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请的实施例提供的显示面板的结构示意图；

图2为本申请的实施例提供的源极驱动芯片的结构示意图；

图3为本申请的实施例提供的充电补偿模块的结构示意图；

图4a为本申请的实施例提供的多个级联的移位寄存器的结构示意图；

图4b为本申请的实施例提供的多个级联的移位寄存器的输出时序图；

图4c为本申请的实施例提供的充电补偿模块的输出时序图；

图4d为本申请的实施例提供的多个电平转换电路输出产生电流叠加的示意图；

图5a为本申请的实施例提供的显示面板包括多个源极驱动芯片的结构示意图；

图5b～图5c为本申请的实施例提供的显示面板包括多个源极驱动芯片时多个级联的移位寄存器的结构示意图；

图5d～图5f为本申请的实施例提供的显示面板包括多个源极驱动芯片时多个级联的移位寄存器的输出时序图；

图6a为本申请的实施例提供的改善电磁干扰前的测试图；

图6b为本申请的实施例提供的改善电磁干扰后的测试图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

具体地，请参阅图1，其为本申请的实施例提供的显示面板的结构示意图；如图2所示，其为本申请的实施例提供的源极驱动芯片的结构示意图；如图3所示，其为本申请的实施例提供的充电补偿模块的结构示意图；如图4a所示，其为本申请的实施例提供的多个级联的移位寄存器的结构示意图；如图4b所示，其为本申请的实施例提供的多个级联的移位寄存器的输出时序图；如图4c所示，其为本申请的实施例提供的充电补偿模块的输出时序图；如图4d所示，其为本申请的实施例提供的多个电平转换电路输出产生电流叠加的示意图。

本申请实施例提供一种显示面板，包括源极驱动芯片sd，所述源极驱动芯片sd包括充电补偿模块100，所述充电补偿模块100包括：

多个级联的移位寄存器sr，用于响应时钟信号clk及级联控制信号ccs分时输出多个脉冲信号sout；

多个电平转换电路ls，每一所述电平转换电路ls与对应的所述移位寄存器sr连接，多个所述电平转换电路ls用于响应多个所述脉冲信号sout分时导通，以使同一所述源极驱动芯片sd中的多个所述电平转换电路ls分时输出，从而分时产生多个电流，避免多个电流的峰值叠加导致出现电磁干扰问题，提高产品的可靠性。

具体地，所述级联控制信号ccs包括起始信号start，所述充电补偿模块100内的多个级联的所述移位寄存器sr中的第1级移位寄存器sr1响应所述时钟信号clk及所述起始信号start输出第1级脉冲信号sout1。

进一步地，所述级联控制信号ccs还包括级传信号，所述级传信号包括多个所述移位寄存器sr输出的所述脉冲信号sout，以使与所述第1级移位寄存器sr1级联的多级移位寄存器依次响应前q级移位寄存器输出的所述脉冲信号分时输出，其中q≥1。即若取q＝1，所述充电补偿模块100包括n级所述移位寄存器sr时，第m级移位寄存器srm响应所述时钟信号clk和第m-1级移位寄存器srm-1输出的第m-1级脉冲信号soutm-1输出第m级脉冲信号soutm，其中，1<m≤n。

与之相应地，多个所述电平转换电路ls响应对应的所述脉冲信号sout分时导通。具体地，所述充电补偿模块100包括n级所述移位寄存器sr，第1级移位寄存器sr1响应所述时钟信号clk及所述起始信号start输出第1级脉冲信号sout1；与所述第1级移位寄存器sr1对应的所述电平转换电路ls响应所述第1级脉冲信号sout1导通，第2级移位寄存器sr2响应所述时钟信号clk和所述第1级移位寄存器sr1输出的所述第1级脉冲信号sout1输出第2级脉冲信号sout2；与所述第2级移位寄存器sr2对应的所述电平转换电路ls响应所述第2级脉冲信号sout2导通，第3级移位寄存器sr3响应所述时钟信号clk和所述第2级移位寄存器sr2输出的所述第2级脉冲信号sout2输出第3级脉冲信号sout3；以此类推，直至第n级移位寄存器srn响应所述时钟信号clk和第n-1级脉冲信号soutn-1输出第n级脉冲信号soutn，与所述第n级移位寄存器srn对应的所述电平转换电路ls响应所述第n级脉冲信号soutn导通，从而实现了多个所述电平转换电路ls的分时导通，使得多个所述电平转换电路ls导通时产生的电流以及所述充电补偿模块100的多个输出(out1、out2、······、outn)也实现了分时，避免了电流峰值叠加导致出现电磁干扰的问题。

请继续参阅图4c～图4d，在所述源极驱动芯片sd的多个所述电平转换电路ls同时输出时，产生的电流叠加出现尖峰，表现为出现电磁干扰问题，而采用多个所述电平转换电路ls分时导通，使得电流也分时产生，如图4d中的io所示，避免了电流峰值的叠加，降低了发生电磁干扰问题的风险。

请参阅图5a，其为本申请的实施例提供的显示面板包括多个源极驱动芯片的结构示意图；如图5b～图5c所示，其为本申请的实施例提供的显示面板包括多个源极驱动芯片时多个级联的移位寄存器的结构示意图；如图5d～图5f所示，其为本申请的实施例提供的显示面板包括多个源极驱动芯片时多个级联的移位寄存器的输出时序图。为满足所述显示面板对高分辨率等的要求，所述显示面板需设置多个所述源极驱动芯片sd，多个所述源极驱动芯片sd的所述充电补偿模块100中的多个所述电平转换电路ls之间可通过所述级联控制信号ccs实现导通控制。

请参阅图3、图5b和图5d，所述显示面板包括多个所述源极驱动芯片sd，每一所述源极驱动芯片sd包括所述充电补偿模块100，多个所述充电补偿模块100内的所述移位寄存器sr同时响应所述时钟信号clk及所述级联控制信号ccs输出多个所述脉冲信号sout，多个所述充电补偿模块100中的部分所述电平转换电路ls响应对应的所述脉冲信号sout同时导通，同一所述充电补偿模块100中的多个所述电平转换电路ls响应对应的所述脉冲信号sout分时导通。

具体地，以所述显示面板包括12个所述源极驱动芯片sd，每一所述源极驱动芯片sd均包括960个输出通道为例，每一所述源极驱动芯片sd均包括所述充电补偿模块100，每一所述充电补偿模块100包括960级所述移位寄存器sr(即12个所述源极驱动芯片sd包括12个所述充电补偿模块100，具有12*960级所述移位寄存器sr)；在同一时刻(即响应所述时钟信号clk及所述级联控制信号ccs的时刻)，每一所述充电补偿模块100中均存在一所述移位寄存器sr响应所述时钟信号clk及所述级联控制信号ccs输出所述脉冲信号sout(即若每一所述充电补偿模块100中多级所述移位寄存器sr的第1级移位寄存器响应所述时钟信号clk及所述起始信号start输出第1级脉冲信号，之后的各级所述移位寄存器sr响应前一级的输出及所述时钟信号clk输出所述脉冲信号sout，则第1个源极驱动芯片sd1的所述充电补偿模块100中的第1级移位寄存器sr1-1、第2个源极驱动芯片sd2的所述充电补偿模块100中的第1级移位寄存器sr2-1、······、第12个源极驱动芯片sd12的所述充电补偿模块100中的第1级移位寄存器sr12-1同时响应所述时钟信号clk及所述起始信号start，输出12个第1级脉冲信号sout1-1～sout12-1，之后，第1个源极驱动芯片sd1的所述充电补偿模块100中的第2级移位寄存器sr1-2、第2个源极驱动芯片sd2的所述充电补偿模块100中的第2级移位寄存器sr2-2、······、第12个源极驱动芯片sd12的所述充电补偿模块100中的第2级移位寄存器sr12-2同时响应所述时钟信号clk及所述第1级脉冲信号sout1-1～sout12-1，输出12个第2级脉冲信号sout1-2～sout12-2，以此类推，直至输出12个第960级脉冲信号sout1-960～sout12-960)，以使同一所述充电补偿模块101中的多个所述电平转换电路ls分时导通，不同的所述充电补偿模块101中的部分所述电平转换电路ls同时导通，可以在降低出现电磁干扰问题风险的同时，缩短多个所述充电补偿模块100的工作周期，有利于实现所述显示面板实现高刷新率设计。

请继续参阅图3、图5c和图5e，所述显示面板包括多个所述源极驱动芯片sd，每一所述源极驱动芯片sd包括所述充电补偿模块100，多个充电补偿模块100内的所述移位寄存器sr依次响应所述时钟信号clk及所述级联控制信号ccs输出多个所述脉冲信号sout，多个所述充电补偿模块100中的多个所述电平转换电路ls依次响应对应的所述脉冲信号sout分时导通。

进一步地，所述显示面板包括x级所述源极驱动芯片，第y-1级源极驱动芯片的所述充电补偿模块包括n级所述移位寄存器，第y级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号滞后所述第y-1级源极驱动芯片的充电补偿模块内的所述移位寄存器响应的所述级联控制信号n个时钟周期，其中，y>1。

具体地，以所述显示面板包括12(即x＝12)个所述源极驱动芯片sd，每一所述源极驱动芯片sd均包括960(即n＝960)个输出通道为例，每一所述源极驱动芯片sd均包括所述充电补偿模块100，每一所述充电补偿模块100包括960级所述移位寄存器sr(即12个所述源极驱动芯片sd包括12个所述充电补偿模块100，具有12*960级所述移位寄存器sr)；若每一所述充电补偿模块100中多级所述移位寄存器sr的第1级移位寄存器响应所述时钟信号clk及所述起始信号start输出第1级脉冲信号，之后的各级所述移位寄存器sr响应前一级的输出及所述时钟信号clk输出所述脉冲信号sout，则第1个源极驱动芯片sd1的所述充电补偿模块100中的第1级移位寄存器sr1-1响应所述时钟信号clk及起始信号start1，输出第1级脉冲信号sout1-1，之后，第1个源极驱动芯片sd1的所述充电补偿模块100中的第2级移位寄存器sr1-2响应所述时钟信号clk及所述第1级脉冲信号sout1-1输出第2级脉冲信号sout1-2，以此类推，直至输出第960级脉冲信号sout1-960；之后，第2个源极驱动芯片sd2的所述充电补偿模块100中的第1级移位寄存器sr2-1响应所述时钟信号clk及起始信号start2输出第1级脉冲信号sout2-1，以此类推，直至第12个源极驱动芯片sd12的第960级移位寄存器sr12-960输出第960级脉冲信号sout12-960。进一步地，所述起始信号start2可以为第1个源极驱动芯片sd1的第960级移位寄存器sr1-960输出的所述第960级脉冲信号sout1-960。

此外，还可通过设置固定时钟周期的方式实现对多个所述充电补偿模块的控制，如图3、图5c和图5f所示，即在所述显示面板包括x级所述源极驱动芯片时，第y级源极驱动芯片的充电补偿模块内的所述移位寄存器sr响应的所述级联控制信号滞后第y-1级源极驱动芯片的充电补偿模块内的所述移位寄存器sr响应的所述级联控制信号1*δt～40*δt；其中，y>1，δt为单位周期；x可根据所述显示面板的实际需求设置，进一步地，x＝6、12、16、24、32、48或64等。

进一步地，所述单位周期δt大于或等于1*ui，其中ui与所述源极驱动芯片的传输速度互为倒数。其中，ui可以等于300mhz，此时δt大于或等于3.3纳秒。

请继续参阅图1，所述显示面板还包括时序控制器200，所述时序控制器200用于生成所述时钟信号clk及所述起始信号start。

进一步地，所述显示面板还包括栅极驱动芯片300，所述栅极驱动芯片300用于与所述源极驱动芯片sd共同驱动所述显示面板内的多个像素发光，实现所述显示面板的显示。

请继续参阅图2和图3，所述源极驱动芯片sd还包括锁存器101，所述锁存器101包括所述充电补偿模块100，所述充电补偿模块100包括可编程面板充电补偿模块。

进一步地，所述锁存器101还包括：

第一锁存模块1011，用于锁存下一行的显示数据；

第二锁存模块1012，与所述第一锁存模块1011相连，用于锁存当前行的显示数据；

第三锁存模块1013，与所述第二锁存模块1012相连，用于实现当前行的所述显示数据的输出延迟，所述第三锁存模块1013包括所述充电补偿模块100。

进一步地，所述源极驱动芯片sd还包括：

数模转换电路102，与所述锁存器101连接，用于将所述电平转换电路ls输出的电压信号转换为灰阶电压信号；

数据缓冲器103，与所述数模转换电路102连接，用于输出驱动所述显示面板显示的电流。其中，ch1～chn表示通道1～通道n，n可根据所述显示面板的实际需求设置，如n＝960等。

更进一步地，所述源极驱动芯片sd还包括数据接收模块104，所述数据接收模块104用于根据输入的时钟信号clk1存储外部数据总线上的数据data。进一步地，所述数据接收模块104包括第一移位寄存器1041和数据寄存器1042。

所述第一移位寄存器1041用于根据输入的时钟信号clk1输出脉冲信号，控制相应所述数据寄存器1042的选通，使数据总线内的数据data依次存入相应的所述数据寄存器1042中。在锁存器输入控制信号有效时，所述数据寄存器1042中的内容被锁存在所述锁存器101中，并经过所述电平转换电路ls作用后，将逻辑电压水平转换为驱动电压水平，之后在所述数模转换电路102和所述输出缓冲器103的作用下产生可以驱动不同显示灰度的信号，以输出至位于所述显示面板显示区内的薄膜晶体管的源极，实现对所述显示面板的显示控制。

其中，若所述锁存器101在所述锁存器输入控制信号上升沿读入所述数据寄存器1042的数据并锁存，则可在所述锁存器输入控制信号为低电平时，将所述锁存器101中的数据锁存并提供给下一级的所述数模转换电路102以输出相对应的灰阶电压，此时所述数据寄存器1042可以继续抓取下一行要显示的数据，从而可以实现送出欲显示灰阶的同时让所述数据寄存器1042继续抓取下一行显示数据的功能。

如图6a，其为本申请的实施例提供的改善电磁干扰前的测试图；如图6b所示，其为本申请的实施例提供的改善电磁干扰后的测试图。其中，在图6a～图6b中，横坐标表示频率f(单位为mhz)，纵坐标表示辐射强度ri(单位为db)。虚线1表示电磁干扰辐射标准线；虚线2表示标准线以下6db，实线3表示电磁干扰实测曲线。以频率点为59.1mhz为例，利用电磁干扰远场辐射接收机测量得到改善前后的测量结果如表一所示：

从图6a～图6b及表一可知，改善前后的整体的电磁干扰余量变大，水平更好，从超标3.13db(51.825mhz)及-4.8db(71.225mhz)变化到改善后-9.87db(59.1mhz)及-11.74db(71.225mhz)，辐射数值大幅降低，电磁干扰的效果优化明显，可满足测试标准，有利于提高产品的可靠性。

本申请还提供一种显示装置，包括上述显示面板。

进一步地，所述显示装置还包括传感器，所述传感器包括摄像头、光传感器、距离传感器、重力传感器等。所述显示装置包括柔性显示装置、液晶显示装置、触控显示装置等等。进一步地，所述显示装置包括电脑、手机、手环等。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

起点商标作为专业知识产权交易平台，可以帮助大家解决很多问题，如果大家想要了解更多知产交易信息请点击 【在线咨询】或添加微信 【19522093243】与客服一对一沟通，为大家解决相关问题。

此文章来源于网络,如有侵权,请联系删除